山东
导 读
半导体分析机构Kurnal Insights于9月30日发布麒麟9050 Pro的裸片显微照。 照片显示该芯片由两颗尺寸相同的裸片垂直堆叠而成，每颗面积约120.65平方毫米。 一颗负责核心计算逻辑，另一颗专用于SRAM和缓存，两者通过高密度垂直互连连接。 这是华为「逻辑折叠」技术的首次商业化落地，也是被卡住制程之后的一条现实路线。
一图看懂：这张裸片照里的关键数字
01
先看这张照片说了什么
半导体分析机构Kurnal Insights在9月30日发布了一张裸片显微照。
照片里的芯片，是麒麟9050 Pro。
它最显眼的地方是结构：两颗尺寸完全相同的裸片，垂直叠在一起。
两颗裸片不是简单重复，而是各有分工。
一颗负责核心计算逻辑，另一颗专门做SRAM和缓存。
中间用高密度的垂直互连连起来。
这种结构的名字叫「逻辑折叠」。
它的思路简单说就是：既然平面铺不开，那就往高处摞。
平面铺不开就往高处摞，这是被卡住制程之后，最直接的一条路。
02
为什么这样能提密度
传统芯片把运算单元和存储单元放在同一层硅上，中间靠长距离的水平走线连接。
走线越长，信号跑得越慢，功耗也越高。
把存储层直接叠在运算层上面，走线就变成了垂直的、极短的互连。
路径短了，时延就下来了。
华为方面给出的数据是：等效晶体管密度从上一代每平方毫米约1.55亿个，提升到约2.38亿个，增幅约55%。
层间互连约500万条，带宽可达125TB/s，关键路径时延下降约30%。
还有个细节值得注意：单颗裸片的面积反而比上一代小了一点点。
面积小，单颗裸片的良率理论上就更好。
这是堆叠路线里很实在的一笔收益。
把存储摞到运算上面，走线就从长跑变成跨一步——省下来的是时延和功耗。
03
制程那一段要留个余地
关于这两颗裸片分别用什么工艺，目前流传的是分析人士的说法：逻辑层与存储层采用了不同的节点。
这一点华为没有官方确认。
所以这里必须留个余地：结构是被照片证实的，工艺标签还没有被官方证实。
把这两件事分开，是读这类消息的基本功。
同样要分清的还有性能和量产。
目前这款芯片只用在旗舰机型的高配版本上。
原因很可能是整体封装良率——两颗裸片叠在一起，键合、对准、散热的要求都比单层高得多。
有机构把这项进展称为被低估的突破，同时也指出：良率和散热，是3D堆叠走向大规模量产时必须持续解决的工程挑战。
突破和量产之间，隔着一段很长的工程路。
结构被照片证实了，工艺标签还没有；这两件事分开看，才不会被带节奏。
04
胜负手已经换了
这条路线真正的意义，不在跑分。
当先进制程被卡住，靠微缩提升性能的路就走不快了。
这时候能提升算力密度的手段，剩下三个：架构、堆叠、封装。
华为这次押的是第二个。
而这条路线一旦走通，评价芯片的标准也会跟着变。
过去比的是单颗芯片的性能，接下来要比的是良率、成本和生态。
因为堆叠解决得了密度，解决不了良率和散热。
所以真正的胜负手，已经从实验室里的性能，转到了产线上的良率。
这也是为什么这一步值得认真对待：它的意义不在于追平了多少，而在于换了一条还能继续往前走的路。
能做出一颗不等于能做出一百万颗——胜负手已经从实验室挪到了产线上。
要留意 · 看边界
照片证实的是结构，不是工艺。逻辑层与存储层分别采用哪个节点，目前只有分析人士的说法，华为未官方确认。跑分也不是重点，重点在良率、散热与量产。
一张裸片照，把被卡住制程之后的一条现实路线摆到了台面上：平面走不动，就往立体走。这条路能走多远，不取决于某一项参数有多漂亮，而取决于良率能不能爬上去、散热能不能压下来、生态能不能跟得上。把这三件事做成，才算真的换了一条路；做不成，它就只是一张漂亮的照片。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
