北京
碳化硅，需要"埋"起来了。这句话听起来像玩笑，但它指向的是下一代电源技术正在发生的一次转向：关注重点从单纯的"功率"挪到了"功率密度"。
安森美（onsemi）给出的答案是嵌入式电源平台（EPP）。它做的事情，是把 SiC、GaN 这类功率器件，通过硅基中介层（Interposer）架构集成到同一个硅基平台上，关键集成步骤在晶圆级制造环境中完成。
分离模式撞上了天花板
几十年来，半导体与封装一直被视为相对独立的技术。传统的 PCB 或陶瓷方案，沿用的仍是芯片制造与后道封装分离的思路。
这套思路在小电流下没问题。但到了大电流功率场景，连接距离一拉长，损耗和延迟就跟着上来，功率密度也很难再往上抬。芯片和封装各管一段，中间的连接成了绕不过去的成本。
把芯片"埋"进硅里，换来了什么
EPP 的做法是换掉这个前提：不再让功率芯片和后道封装各站一边，而是在晶圆级就把它们集成到硅基平台上。这样带来的直接变化有几条：
- 寄生电感降低 10-20 倍，这是架构变化带来的量级差异，不是靠优化连接件挤出来的
- 硅片的散热能力优于 FR4 和陶瓷基板，热量有了更好的去处
- 利用半导体工艺的掺杂、沉积来实现绝缘，而不是依赖封装材料
第三条尤其关键。高压 SST 场景一直有个矛盾：既要小型化，又要保证绝缘。用半导体工艺做绝缘，等于把这个矛盾从封装环节挪回了制造环节解决。
需求端在推着走
这套方案瞄准的是两个方向：数据中心电源和高压汽车。AI 算力和新能源汽车对功率密度的需求在激增，而传统芯片与封装分离的模式，恰恰在连接损耗、延迟和空间这三件事上同时吃紧。
安森美把 EPP 定位成模块化的解决方案。换句话说，它想解决的不只是某一颗芯片的性能，而是功率器件从制造到封装这条路径本身该怎么走。
当功率密度取代功率成为核心指标，芯片和封装之间那条存在了几十年的分界线，可能就得重新画了。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
