趋势丨ASML High-NA EUV加速落地，先进芯片制造进入新周期

·聚焦:人工智能、芯片等行业

欢迎各位客官关注、转发

前言：

2026年9月第一周，ASML高级副总裁Greet Storms在SEMICON Taiwan先进制程论坛上宣布，High-NA EUV已加速迈入大规模量产阶段，全球累计曝光晶圆数突破135万片，10台系统投入运行，机台可用率提升至84%。

同一周，ASML与英特尔、三星、台积电同日发布三份公告，分别披露了各自在High-NA EUV上的最新进展。这不是一次普通的技术更新——它标志着全球先进芯片制造正在进入一个新的竞争周期。

作者| 方文三

图片来源 | 网络

从研发验证到大规模量产的关键拐点

High-NA EUV将数值孔径从0.33提升至0.55，分辨率从13nm半间距压至约8nm，关键层可单次曝光，减少多重图形化叠加，降低光罩层数与缺陷率，缩短晶圆生产周期。但从“能用”到“能量产”间隔巨大。

2026年9月，ASML宣布量产拐点到来：全球4家客户10台系统投入运行，3台出货装机中；EXE:5200B吞吐达135片/小时，机台可用率84%，年底目标90%。英特尔18A已正式量产代号为“Panther Lake”的酷睿Ultra第3代处理器，这意味着High-NA EUV不仅在实验室里跑通了，更在真实的量产线上持续稳定运行。英特尔累计处理晶圆已超过100万片，覆盖设备认证、测试、研发及量产全流程，关键层级性能已稳定追平、部分甚至反超现行NXE平台。从研发验证到大规模量产用了两年多，拐点之后产业节奏将明显加速。

三条路线，三种选择的差异化节奏

值得关注的是，三家公司选择在同一天披露进展，却给出了截然不同的导入时间表和应用场景。英特尔是“抢跑者”。 英特尔不仅在18A节点上率先使用了High-NA EUV，而且比原定14A节点的导入计划提前了两年。更值得注意的是，英特尔与ASML联合宣布合作开发6×12英寸面积的High-NA EUV光罩，计划2031年试产、2033年正式量产。英特尔的逻辑很清晰：在先进制程的竞赛中，它需要一次“非对称优势”来缩短与台积电的差距。High-NA EUV的提前导入，就是这张牌。

三星是“存储破局者”。 三星宣布计划在2028年前首次将High-NA EUV用于DRAM量产，这将是业界首次将该技术应用于存储芯片制造。三星电子副会长兼CEO全永铉表示，“AI时代正在改变半导体行业，整个价值链的技术创新重要性日益增加”。选择在DRAM而非逻辑制程上率先导入，意味着三星希望在HBM等AI存储芯片的竞争中建立制程优势。High-NA EUV的成像能力可支持未来最多5个2D DRAM制程节点的延伸，从1C、1D一路延伸至0A、0B、0C、0D。

台积电是“长跑者”。 台积电首次公布了明确的导入时间表——计划从2030年起，在先进节点的高量产制造中采用High-NA EUV技术。台积电CEO魏哲家在股东大会上曾表示，“现阶段虽尚未导入量产，后续待成本下降将会导入量产”。从时间线上看，台积电不急于一时的领先，而是选择在技术成熟度和成本结构都达到最优时再全面切换。

12英寸光罩革命破解High-NA EUV

High-NA EUV并非没有软肋。它最致命的缺陷在于曝光视场的缩小——由于采用了非对称的4倍×8倍变形光学系统，单次曝光面积从传统EUV的26×33毫米缩减至26×16.5毫米，约429平方毫米。这意味着当前动辄800平方毫米的AI GPU芯片，必须被切成两半分别曝光，再在纳米级精度下拼接在一起。

这就是“12英寸光罩革命”要解决的核心问题。2026年9月7日，ASML与台积电共同发起产业合作倡议，推动EUV光刻光罩从现行6英寸规格升级至12英寸，目标2031年前建立12英寸光罩试产线，2033年前完成全面量产就绪。英特尔与三星也同步加入这一倡议。

更大的光罩意味着什么？ASML技术长Marco Pieters直言，这套大型光罩生态系一旦建成，High-NA系统的整体生产力预计可提升约40%。这正是将天文数字般的折旧成本压低的“关键胜负手”。ASML总裁兼CEO傅恪礼表示：“12英寸光罩将进一步提升光刻机的生产力，使行业能够满足对更小、更快、更节能芯片的需求”。

一台High-NA EUV设备单价高达3.5亿至4亿美元，是历史上最贵的半导体设备。如果没有12英寸光罩带来的生产力跃升，这笔投资的回报周期将难以承受。光罩尺寸的升级，是High-NA EUV从“可用”走向“经济可行”的关键一步。

新周期从“制程竞赛”到“生态竞赛”

当High-NA EUV从研发验证迈入大规模量产，先进芯片制造的竞争逻辑正在发生根本性变化。第一，竞争从“单点技术”转向“系统能力”。 High-NA EUV不只是一台光刻机的问题——它涉及光罩尺寸升级、拼接补偿算法、晶圆夹具设计、对焦控制、套刻精度等一系列配套技术的协同突破。ASML为此提供了175微米拼接补偿区域以提升设计弹性，并设计了148毫米晶圆夹具来应对对焦挑战。谁能率先完成这些配套技术的系统整合，谁就能更快地从技术导入走向量产经济性。

第二，设备商的角色从“供应商”升级为“联合研发伙伴”。 ASML与台积电的合作已经超越了单纯的设备买卖——双方共同发起12英寸光罩产业倡议，联合产业链上下游组建大尺寸光罩联盟。ASML CEO傅恪礼强调，“随着行业进入AI驱动的新时代，与客户的紧密合作变得更加重要”。在High-NA EUV时代，设备商与芯片制造商的关系正在从“你卖我买”变成“共同定义标准”。

第三，先进制程的“入场券”门槛再次抬高。 一台设备4亿美元，一条12英寸光罩产线的建设周期以年计，整个生态系统的投资规模以十亿美元为单位。imec先进图形化主管Philippe Leray明确表示，High-NA（0.55NA）不是可有可无的选项，而是确保未来二十年半导体演进不陷入物理停滞的关键必选项。从A14到A5制程的“黄金十年”，0.55NA的High-NA光刻将扮演绝对主力。

从研发验证到大规模量产的关键拐点结语

High-NA EUV在2026年完成了从实验室到工厂的关键跨越。先进芯片制造的新周期，不在于某一颗芯片变得更强，而在于整个制造体系被重新定义。当光刻精度进入埃米级别，设备商与芯片制造商结成更紧密的技术联盟 ， High-NA EUV，就是这条起跑线上最醒目的那道标线。

网络援引：

大半导体产业网：《ASML联手三星、英特尔、台积电推动12寸光罩技术》

快科技：《Intel和ASML宣布量产100万片High NA EUV晶圆》

芯智讯：《High NA EUV迈入高量产阶段，已有10台系统投入运行》

本公众号所刊发稿件及图片来源于网络，仅用于交流使用，如有侵权请联系回复，我们收到信息后会在24小时内处理。

请务必注明：

「姓名 + 公司 + 合作需求」