突破舱驾融合瓶颈，德赛西威给出「双优」新解法

更精简的架构，更迅速的响应速度，是智能汽车进化的方向，而舱驾一体，则是智能汽车进化的一个节点。

佐思汽研预测，2026年到2030年中国舱驾一体市场年复合增长率将达36%，到2030年还有3.6倍的增长空间。

然而，当舱驾一体真正进入量产阶段，座舱和智驾被装进同一颗芯片，有限的算力却越来越向智驾倾斜。

过去几年，智驾能力一直是车企智能化的卖点之一。从高速NOA到城市NOA，再到更高阶的辅助驾驶，更多算力被用于增加智驾功能、提高模型能力。但在舱驾一体架构下，智驾和座舱开始共享资源，资源向一边过度倾斜，另一边就可能付出代价。

于是，一些舱驾一体方案出现车机卡顿、SR掉帧、座舱响应迟滞等问题。舱驾一体成了“智驾优先”。

一边是越来越高阶的智驾，一边是不能被牺牲的座舱体验。舱驾一体真正需要解决的，是如何在保障智驾安全与能力的同时，让座舱也获得足够的资源。

或许，舱驾一体下一阶段真正需要重新定义的，是一颗芯片如何妥善分配资源。

舱驾一体的两种解法

很长一段时间里，智能座舱和智能驾驶两大系统相互独立，彼此分工清晰，但随着功能增加，零部件数量相应增长，系统响应速度反而降低。

因此，更精简的电子电气架构应运而生，两大系统走向融合，由同一颗芯片支持。

舱驾一体研发尚不成熟，行业玩家众多，整体可将他们分为两大技术路线。

一种是多方合作，各供应商结合各自优势，提供传感器、芯片、域控、座舱软件、智驾算法，共同完成一套舱驾方案。

他们代表着传统汽车供应链合作方式。在智驾域、座舱域相互独立时，因为各自拥有独立芯片和计算资源，多家供应商只需提供技术产品，保证接口能够正常通信即可。

然而，由于底层逻辑不统一，多方拼凑的方案极易在有限算力下对智驾过度开发，进而引发车机卡顿、SR掉帧、智驾降级等高风险问题，一旦在行驶过程中出现车机卡顿或者延迟，就将极大提高事故率。

此外，一套舱驾方案涉及多家供应商，意味着接口、软件版本、算法和底层系统需要持续对齐。一旦研发过程中出现性能波动或者系统异常，问题往往横跨多个模块，很难由其中一家供应商独立解决。车企不得不组织多方共同排查，在不同企业之间反复确认问题边界，沟通和联合调试成本随之上升，开发节奏也更容易受到影响。

另一种是全栈整合，一家供应商将硬件、底层软件、座舱和智驾能力整合在同一套体系内，既能优化单个模块，也能管理整颗芯片乃至整车计算资源。

相比之下，全栈整合不仅能对整套系统的安全与体验负责，还能更快速且精准定位问题，产品更为稳定，交付节奏可控。

其中，德赛西威作为全栈整合的领军者，确立了“一芯双智、舱驾双优”的产品定义，通过底层算法与上层应用的同源同频，基于全栈自研能力，彻底打通了单芯内存架构。

实现单芯内存架构还不够，德赛西威还要求座舱性能不能低于搭载高通SA8155P芯片的行业主流体验，确保座舱体验不会倒退。

高通SA8155P是一款高性能智能座舱SoC，采用7纳米工艺制造，每秒运算8万亿次，可以最多支持6个摄像头。而此前，德赛西威第三代智能座舱就是基于高通SA8155P打造，并在理想、奇瑞等多家车企车型上配套。这意味着，德赛西威已有成熟的芯片量产开发经验。

确保座舱体验之后，德赛西威再将剩余算力合理分配给智驾，为感知、决策和安全冗余预留明确的资源空间。

如此一来，德赛西威实现“一芯双智、舱驾双优”，并将其推向市场。

2024年10月，德赛西威推出了ICP S01E原生舱驾一体架构。今年8月，搭载德赛西威舱驾一体解决方案的奇瑞风云T7开启预售，该方案正式实现大规模量产上车。

随着单芯片舱驾一体方案规模化上车，用户将真正体验到全栈整合派的产品性能，德赛西威全栈整合的优势或将进一步放大。

芯片内部决定舱驾一体成败

奇瑞风云T7量产上市，也将德赛西威SA8775P的舱驾一体方案带入10万元级汽车市场。

相比高端车型，这一价格带对汽车供应商要求更为严格，既要压缩硬件成本，又不能削弱智驾和座舱体验。而这，更能检验“舱驾双优”能否真正成立。

譬如，即使车辆进入复杂路口、拥堵道路或者泊车场景，智驾负载明显上升，座舱已经划定的资源边界也不会被重新侵占，两套系统始终按照预设资源运行。

要做到这一点，关键是在产品定义之初，就把座舱和智驾当成一个整体来设计。

德赛西威所强调的“同源同频”，本质上是让底层算法和上层应用在开发过程中保持一致。智驾系统识别和处理的数据，座舱按照同一套数据链路呈现。

由于同时掌握智驾计算和座舱呈现两条链路，德赛西威可以把过去分散在不同模块里的数据处理，放进同一套研发体系内。从感知结果生成，到数据传输，再到座舱SR渲染，中间少一道适配，就少一层通信和联调成本。

如此一来，ICP S01E原生舱驾一体架构得以从底层按照单芯逻辑重新组织数据流。

更重要的是，ICP S01E原生舱驾一体架构进一步通过“存算一体”和“内存共享”，减少座舱和智驾之间反复复制、搬运数据，时延可降低90%以上，实现微秒级“核间通讯”。

譬如，当车辆开启高速领航功能从匝道汇入主路时，如果突遇卡车加塞，座舱的实景渲染将及时显示后方车辆情况，智驾系统则会根据车距判断是否加速汇入主路，否则让行后车，整体决策更接近老司机。

值得注意的是，德赛西威是业内少有同时覆盖传感器、域控制器、智驾算法和座舱软件的全栈供应商，并且拥有算法工具链、跨平台适配等自研能力。因此，ICP S01E原生舱驾一体架构还能与4D毫米波雷达组合，从前端感知、域控计算到智驾算法进入同一套开发体系。

相比传感器和域控分别来自不同供应商，这种组合可以减少跨厂商接口适配和联合调试，也让整套方案更容易针对不同车型和市场进行统一调整。

公开信息显示，德赛西威相关舱驾一体方案已获得海外项目定点。

从一颗SA8775P向前连接传感器、向后连接座舱和智驾软件，德赛西威真正想建立的，是一套从感知输入到系统输出都能够统一管理的舱驾架构。

车企、用户是最大赢家

对车企而言，德赛西威ICP S01E的单芯舱驾一体方案，带来的是立竿见影的降本、提效、出海。

得益于单芯片算力的深度复用与物理架构的极简打通，该方案不仅大幅缩减了域控、线束等硬件成本，更让原本30万元级高端车型专属的智驾与座舱丝滑协同体验，真正下探至10-15万元级主流市场。

通过单芯片控制智驾、座舱域，舱驾一体减少的不只是芯片数量，还包括域控、线束以及部分通信部件，由此进一步压缩整车成本。

行业数据显示，仅舱驾融合的单芯片，就能为车企降低1500元至4000元的硬件成本，研发交付周期缩短56%。

更低的成本，更短的交付周期，直接增强了车企的市场竞争力。行业数据显示，2026年上半年国内上市全新车型约165款，相当于每26小时就发布一款新车。

同时，德赛西威ICP S01E平台在设计之初，就前瞻性地融入了欧洲法规适配及出口合规标准。这意味着，车企拿到的是一套自带“全球化通行证”的标准化底座，直接为其海外布局按下了快进键。

据悉，该平台已获得多家外资品牌面向全球市场的新项目定点，部分海外车企项目正推进量产落地。

智能座舱和智能驾驶功能推陈出新，用户对两套系统的要求也在同步提高。

泰伯智库发布的数据显示，用户对舱驾融合的核心诉求集中在系统交互一致性。在行车过程中，用户更关注开启智驾以后，座舱功能是否流畅，多套系统能否稳定运行，当出现问题时，能否及时反馈并且得到解决。

针对上述情况，德赛西威的舱驾一体方案在车机系统内置“一键反馈”功能。

当车辆自动泊车因两边障碍无法打开车门，用户只需在车机大屏点击“一键反馈”按钮，系统就能获得一张时间对齐的全景快照，将车外摄像头的图像、智驾大脑的决策路线以及座舱操作日志打包上传至云端大脑，云端大脑则根据相关信息针对性优化算法，既能解决用户难题，也能实现系统迭代。

值得注意的是，舱驾一体架构下，智驾与座舱日志可以按照统一时间戳对齐，在同一条时间线上分析，进而实现精准定位问题，加快问题修复。

可见，舱驾一体正在把汽车智能化竞争，从功能堆叠推向系统效率竞争。

Tier 1竞争从零部件走向系统

随着芯片平台越来越标准化，单一模块的差异化空间逐渐压缩，曾靠单个技术产品参与整车开发的供应商，必须开始对更大的系统边界负责。整车架构融合仍在继续，这一趋势将更为明显。

因此，舱驾一体不单是架构升级，也在抬高供应商的门槛。未来的供应商，必须能同时处理硬件、软件、数据和算力之间的关系，并对整套系统的稳定性和迭代效率负责。

而德赛西威押注全栈整合舱驾一体，则是为新的变化提前准备。

Tier 1之间下一轮竞争，性能更强的零部件不再是决定性因素，谁能够接管更多系统复杂度，才能赢得入场机会。雷峰网雷峰网雷峰网