上海
公众号记得加星标⭐️，第一时间看推送不会错过。
硅产业已达成共识，认为利用HBM实现AI计算增量增长的路径正在停滞不前，尤其是在将硅晶圆转化为HBM堆叠后，其可用容量远低于通用DRAM的情况下。这促使整个行业开始尝试仅使用SRAM解码、LPDDR内存处理器（PIM）、CXL池化以及3D DRAM等技术。当然，目前3D DRAM架构被视为某种意义上的灵丹妙药，AMD最近对其卓越的能效的认可便印证了这一点。即便如此，诸多棘手的障碍仍然阻碍着这项前景广阔的技术的商业化进程。
AMD刚刚重点介绍了采用混合键合技术的3D DRAM架构能够带来的惊人能效提升。
据AMD称，混合键合3D DRAM的能效比传统HBM堆叠式DRAM高出17倍。当然，AMD有资格做出如此大胆的断言。毕竟，它已经推出了3D V-Cache处理器，该处理器采用一种封装技术，将额外的缓存垂直堆叠在处理器顶部，从而大幅提升游戏和计算性能，而传统的缓存层则与计算核心横向排列在同一块硅片上。
即便如此，将3D堆叠技术应用于DRAM仍然面临着一系列独特的挑战。在深入探讨之前，让我们快速回顾一下这些术语的含义，以便那些可能不太了解的人能够更好地理解。
HBM 将多个 DRAM 芯片垂直堆叠，并通过硅通孔 (TSV) 处理这些垂直层之间的数据吞吐量。然后，将该堆叠结构与 XPU 并排放置，其中位于 HBM 最底层基础层内的 PHY 负责与 XPU 之间的数据传输。
3D DRAM 将 DRAM 芯片垂直放置在 XPU 上方，从而消除了 PHY 层瓶颈。此外，这些垂直堆叠的芯片通过混合键合技术相互连接，并与 XPU 连接。
微凸点是用于连接传统HBM中堆叠DRAM层的微小焊球（通常由锡银合金制成）。由于焊料需要熔化才能固定连接，因此会在硅层之间形成物理间隙，这些间隙必须用液态塑料粘合剂（底部填充剂）填充。这会导致寄生电阻，限制连接的紧密程度，同时还会积聚热量。
另一方面，混合键合是一种无凸点封装技术，其中硅晶片被抛光至原子级平整，裸露的铜互连焊盘被齐平地嵌入一层薄的绝缘介质层（通常为氧化硅或氮化碳）内。当两层介质层在室温下接触时，它们会在分子层面熔合。随后的热处理使铜原子膨胀并直接相互熔合（Cu-Cu键合）。
然而，3D DRAM架构也面临诸多挑战。混合键合热处理阶段可能产生的高温会导致DRAM刷新率下降，因为DRAM单元的储能能力会降低。此外，该技术要求原子级的平整度，即使是几纳米大小的微小颗粒也可能破坏铜与铜之间的键合。
即便如此，如果我们能够解决热容差问题——就像 d-Matrix 通过将内存层堆叠在 XPU 下方所做的那样——并创建极其严格的洁净室，那么 3D DRAM 技术就可以相当迅速地实现，从而达到 AMD 承诺的理想状态。
（来源：编译自wccftech）
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第4517期内容，欢迎关注。
加星标⭐️第一时间看推送~
求推荐
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
