北京
随着人工智能（AI）浪潮席卷全球，半导体技术的微缩焦点已正式从单芯片（SoC）转向“系统整合微缩”。在SEMICON Taiwan 2026的“异质整合全球高峰会”上，台积电先进封装研发处处长陈彦铭发表主题演讲，剖析台积电如何通过强大的异质整合平台，全面突破算力、传输、供电与散热的物理瓶颈，引领AI时代的变革。
陈彦铭指出，随着大语言模型（LLM）创新及多步骤推理、代理系统（Agentic Systems）等推论需求的爆发，AI运算性能需求正以每年4至5倍的速度狂飚。为满足此需求，台积电藉由先进硅制程、3D堆叠（SoIC）、硅光子解决方案（COUPE）与CoWoS平台，推出全维度技术微缩蓝图。
其技术微缩蓝图是先进逻辑进入埃米时代，台积电N2制程已进入生产，未来将通过A16与A14迈入埃米时代。作为3D堆叠黄金标准的SoIC技术，A16 SoIC将在2029年推出4.5微米方案并实现量产。
之后，内存与互连带宽微缩：在台积电先进逻辑Base Die支持下，HBM4采用N12制程可降低45%能耗、提升2.5倍带宽；HBM5将进一步采用N3制程Base Die。此外，3D SoIC间距微缩至4.5微米，可提供4倍的带宽密度。
再来是光学共封装（COUPE / CPO）：台积电第一代COUPE于今年量产，目标在2030年前实现高达4 Tbps的超高传输带宽。若将其整合于中介层上，能效可望达到5倍提升。
最后是巨型封装CoWoS：台积电2026年已量产全球最大、达5.5倍光罩尺寸的CoWoS封装，良率维持90%以上，2027年更将推出9倍光罩尺寸平台，未来规划推升至14倍以上。预计2024至2029年间，系统内晶体管数量将增长约14倍，内存带宽更将提升34倍以上。
而随着单一封装内的总功耗预计增加约6倍，系统与技术协同最佳化（STCO）成为解决供电与散热挑战的关键。在电力微缩上，台积电于中介层整合了高密度深沟槽电容（DTC，密度达1,000µF/mm²），并将整合式稳压器（IVR）导入中介层中，大幅降低阻抗与电压骤降。
在散热演进上，业界已全面转向液冷，台积电已成功降低CoWoS系统热阻达40%。未来的散热演进将与系统伙伴合作，终极目标是推出「无热界面材料（TIM-less）」方案，直接在芯片背面制造微信道进行冷却，彻底消除热阻瓶颈。
陈彦铭最后强调，AI系统的开发需要完整生态系。台积电主导开发的模块化阶层结构语言3Dblox已于2025年纳入IEEE标准化进程，能大幅提升自动化3D IC设计效率。通透过2022年成立的3DFabric联盟，台积电将携手EDA、内存、封测及基板等供应链伙伴，共同为下一代AI系统奠定坚实基础。
编辑：芯智讯-林子
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
