通信之后，FPGA的第二人生

【文/芯科状元】

如果把量化交易比作一场赛跑，枪响之后前400纳秒发生的事情，基本决定了一天的胜负。

上海某头部量化机构的机房里，一位国内金融加速方案商的研发负责人在客户现场坐了整整一个下午。屏幕上跳动的一个数字反复出现：400。这是他们的国产FPGA加速卡把上交所的行情数据从光口接进来，经过完整解码、多路优选、送进用户策略引擎的全链路穿透延时。单位是纳秒。

这个数字对多数读者可能是抽象的，但对量化机构来说，它意味着能不能抢到那一笔单。软件解析行情动辄百微秒起步，操作系统本身就带着不可控的抖动。在这场竞争里，一个微秒的差距，足以把一个订单从“抢到”改写成“抢不到”。

十几年前，这类场景几乎全部由赛灵思（2022年已被AMD收购）包办。国产FPGA是候补，是备一手。而今天在这家机房里跑通的方案，是国产FPGA加速卡搭配国产服务器和国产操作系统的组合——全链路信创，从头到尾。

我们更愿意从这样的现场，而不是从新闻通稿，去讲FPGA的故事。因为过去三年，关于FPGA的宏观叙事被AI大模型的浪潮盖住了。谈AI芯片，人们的第一反应永远是GPU，其次是ASIC。FPGA常常被含糊地列在“其他”里面。行业里甚至开始有一种情绪：FPGA是不是要过气了。

但如果你走进券商机房、无人机厂房、汽车Tier1的产线，会发现故事根本不是那样。

FPGA的古老叙事

业界的一个基本共识是，过去FPGA的三大应用是通信、军工、工业图像，其中通信是天花板级的存在。国际大厂在4G、5G基建高峰里靠通信设备商吃了很多年。一个被行业频繁引用的数字是：过去通信可能占到整个FPGA行业超过80%的份额，今天可能降到40%到50%。绝对量还很大，但曲线已经在往下走。

紫光同创市场总监吕喆对媒体讲得更直白：5G之后到6G还有一段真空期，通信主设备商的资本开支已经不像前几年那样敢投。存量还在，增量在别处。

这就是FPGA现在最尴尬的一件事。它诞生于一个已经过了巅峰的行业，而它想去的新战场——AI，又被GPU结结实实地占住了主位。

对话进行到这里的时候，我们可以抛出一个直白的问题：FPGA在推理加速上，到底能不能和GPU掰手腕。

多位FPGA头部企业高管的回答口径出奇一致：FPGA不会去取代或者超越GPU，两者是在不同的维度耕耘这个生态。FPGA更多是作为协处理器，帮GPU或CPU生态去做那些它们不擅长的事——实时性处理、细颗粒度算法调度、网络侧卸载。

这种回答的克制在于，它没有把FPGA讲成一个替代品，也没有讲成一个补丁，而是承认了FPGA的一种新位置感。

通VS专

安路科技市场总监姚洋则一句话戳到了FPGA更深的短板。他在一次产品发布的媒体沟通会上说，FPGA的缺点一般业内不怎么谈，就是“太通用了”。通用就意味着不专用。某个专用领域一旦成熟、功能稳定，ASIC的竞争力就上来了。

这就是FPGA从八十年代到今天始终被夹在中间的处境。GPU在吞吐上碾压它，ASIC在成本上追杀它。夹在中间的它，必须解释：凭什么客户还要选你。

业界给出的解释通常是这样的：FPGA天然的高并行架构，其实和神经网络的多层结构是匹配的，做AI加速、异构加速、数据加解密、包头处理这些活儿，架构上是天然适配的。只不过FPGA至今没有出现一个“CUDA时刻”——开发门槛太高，客户要一行行写RTL代码，难度非常大。

这句话是有分量的。它意味着FPGA现在最大的痛点不是硅，而是软件。英伟达十几年前做GPU通用计算的时候，面对的是一模一样的困境。CUDA从一个尴尬的、被工程师嫌弃的怪胎，慢慢变成AI时代最深的护城河，用了将近十年。

FPGA有没有这样一个十年，没有人敢打包票。但如果把视野从“能不能打GPU”退开一步，你会看到FPGA的新叙事，并不建立在挑战GPU的地基上。它建立在另外三块地上：一块叫低延时，一块叫接口和总线，一块叫边缘异构。

低延时：金融是那个不讲道理的富矿

回到开头讲的那个400纳秒。

在整个金融低延时链路上，业内比较认可的一组基准数字是这样的：极速行情穿透延时中位值600纳秒（逐笔委托），极速柜台订单穿透1.5微秒，风控系统穿透1.2微秒。而在最核心的网络卸载环节，头部方案商已经把时延做到了19.2纳秒。

这些数字放在AI训练的语境里毫无意义，但放在券商和量化机构的采购决策里，是要真金白银下单的。

原因很简单。这一类场景对FPGA的需求，不是要它“算得多快”，而是要它“算得多稳、多确定”。CPU加操作系统的组合，在执行一个订单的时候，会经过内核态、用户态、数据拷贝、锁竞争，任何一个环节都可能带来微秒级的抖动。而FPGA是硬件电路，给什么输入，几个时钟周期后一定给出什么输出。它是确定性的。

FPGA应用场景

在这个确定性上，GPU帮不上忙，ASIC又太贵、太不灵活。金融机构的策略、监管的风控规则每年都在变，你不可能为每一条新规则去开一次ASIC流片。FPGA的可编程性，让它成为这个市场的天选之器。

更关键的是市场结构。业内一组常被引用的数据：美国市场量化交易占比已经是80%，并且这个数字从2016年到2026年还在上升；中国这个数字在2016年只有5%，今年到了大约35%。剩下那45个百分点的空间，就是FPGA未来几年最扎实的业务基本盘。

而在这个市场里，过去80%以上的加速卡来自海外。这不是一个技术追赶的问题，而是一个真金白银的信创替代窗口。国内头部方案商拿出的国产化组合方案，已经在几家头部券商上线，被业内视为国内极速交易国产化的第一批标杆。

再往深看，金融只是低延时家族里最富的那个孩子。工业实时控制、机器人、机械臂、激光雷达、5G时敏网络，都是同一批规则的适用场景。FPGA在这些地方有先天优势，只是没有金融给的钱多而已。

接口和总线：算力群岛的接骨手

第二块地，可能是AI时代给FPGA留的最大彩蛋。

英伟达搞出NVLink，AMD联合几家搞了AULink，国内还有UB总线；CXL在数据中心里越来越重要。这些新总线协议在过去几年集中冒头，原因也很简单：单颗芯片的算力遇到工艺瓶颈，大家不得不用互联把成百上千颗芯片攒成一个大集群，让协作代替单打独斗。

问题是，协议一多，芯片和芯片之间就会出现兼容性的坑。谁来做这些坑的填缝？这里的行业判断是：这些总线协议之间的融合与交换，正在变成FPGA可编程逻辑的一块潜在增量市场。

说法很克制，但意思是明白的。当算力越来越呈现“群岛式”结构——GPU是一座岛，CPU是一座岛，DPU是一座岛，存储又是一座岛——岛与岛之间需要一个能随协议演进而灵活变化的桥。ASIC太硬，通用CPU太软，只有FPGA刚好卡在中间。

这已经不是理论。国内金融方案商推出的极速网络卸载引擎，做的就是这件事——把网络协议栈的处理从CPU卸载到FPGA。而国内FPGA头部企业面向数据中心的规划里，智能网卡、DPU、超大规模高性能FPGA都是重头戏，目标就是通信和数据中心的网络侧加速，以及测试测量和原型验证。这些场景听起来偏门，但都是国际大厂拿走利润最丰厚的地方。

如果说GPU让算力从奢侈品变成基础设施，那么FPGA的新工作，就是当这些基础设施连起来的时候，做那个不显眼但不可或缺的“接骨手”。

边缘异构：一颗芯片装下四种架构

第三块地，是国内FPGA企业最能打的主场之一。

近两年出现了一类新品，对标的是赛灵思年销数千万美金的经典SoC型号，但把里面塞的东西彻底改了：ARM内核升级到Cortex-A35，主频从800MHz提到1GHz，增加了MIPI接口，内嵌了NPU和GPU硬核，支持DDR3和SPIFlash启动。

一句话讲，这已经不是一颗传统FPGA，而是一颗把CPU、NPU、GPU、FPGA塞在同一个封装里的异构SoC。

姚洋给这类产品起了个名字，叫“创新FPGA”。他的解释是：当客户系统要处理图像、要跑一点点AI推理、要接一堆传感器、还要控制外设的时候，过去可能得三四颗芯片才能搞定，现在一颗新的异构SoC就能兜住。汽车电子后视镜CMS方案就是这么落地的——盲区监测、图像处理、和后置雷达数据的融合，全部在这颗芯片里完成。

这类产品从2023年四季度发样，去年量产，今年出货量比去年翻了五倍以上，客户超过200家。业内的普遍反馈是：去年备货保守，以为客户还在设计导入阶段，结果Q3就供不上货，追着晶圆厂加订单。

支撑这些数字的，是一句在采访里反复出现的话——“千言万语汇成一句话，还是成本。”

但这里的“成本”，不是把毛利压到骨头。行业里的解读是：过去为了实现复杂功能需要一颗非常大的器件，现在可以用一颗相对便宜的器件实现过去几颗器件才能做的事。终端用户的感知是“效果很好、价格很低”。但这不是靠“卷”，是靠方案创新、产品规格创新。有人管这个叫“降维打击”。

这套话术翻译过来是：FPGA在边缘AI场景的活法，是通过异构集成压低整机BOM，而不是和GPU抢单芯片算力的天花板。

国内另一家FPGA头部厂商的规划里，也有类似的动作：一颗同时集成SoC、NPU和FPGA的嵌入式芯片，算力做到几十TOPS，今年下半年推向市场；还有一款基于FPGA阵列的AI推理一体机，跑DeepSeek的MoE模型，主打功耗和成本相对GPU方案的优势。

在边缘，GPU的问题是功耗和成本太重，ASIC的问题是灵活性差、面对多变的模型没法快速切换。FPGA加NPU的这个搭配，反而可能是过去两年被市场低估的一条路。

工艺、成本和一场慢仗

绕不开一个问题：工艺。

FPGA有一段历史是走在ASIC前面的。因为FPGA天然要为可编程性付出功耗和成本代价，所以它必须用最先进的工艺去弥补这个代价。当ASIC主流还在28纳米的时候，FPGA已经跨到了16纳米。

但现在工艺撞到了瓶颈。5纳米以下，每一步的性价比都在急剧变差。国际大厂能咬着牙用7纳米甚至更先进的节点做FPGA，国内厂商在成熟节点上还得跟他们打。

国内头部企业的应对策略，大体分成两条思路。

一条思路是分战场。2018到2024年是国产替代阶段，直接对标海外做兼容替代；2024年之后转向高质量发展阶段，做差异化的产品规划，面向特定应用场景去定义芯片。业内把这件事概括为：打破以前FPGA完全通用的架构。

另一条思路更机械，但机械得很有效。把同一代产品拆成两条流片路线：一条在台积电流片，保证架构验证的稳定性；一条在中芯国际流片，保证纯国产供应链。业内把这个节奏类比为英特尔当年的Tick-Tock：一步在制程上求稳，下一步在架构上求进。用这种两条腿走路的方式，一颗FPGA可以同时活在两个供应链体系里。

这些策略听起来朴素，但背后有一个残酷的算式。国内FPGA厂商合起来的商用市占率在20%出头，头部厂商拿了其中的一半，剩下超过70%的份额仍然在美国厂商手里。要蚕食这70%，不是靠一次流片、一次发布会，而是靠一年年一颗颗把客户换过来。

业内一个不太做修饰的判断是：五年前跟国外的代差是三到四代，现在缩小到大约一代。要触摸剩下那20%到30%的高端市场，还需要付出很大的努力和时间。

这不是宏大叙事，这是慢仗。

结语：规则例外者

如果AI时代最终的赢家是英伟达和它的一系列挑战者，那FPGA到底在这盘棋里扮演什么角色。

我们的答案也许是，FPGA不该被拿来跟GPU比。这是一个类别错误。GPU是聚光灯下的算力主角，FPGA是舞台后面的“规则例外者”。它存在的意义，是接住那些通用方案接不住的东西：亚微秒的确定性、层出不穷的新接口、异构集成的最后一块拼图。

真正让FPGA找到位置感的，不是它变得更像GPU，而是它承认自己不是GPU。承认之后，它的三张牌就都亮出来了。一张叫“最后一微秒”，守金融、工控、机器人这条护城河；一张叫“算力群岛的接骨手”，守数据中心的智能网卡、DPU和新总线的桥；一张叫“边缘异构SoC”，守汽车、图像、机器人的小型智能场景。

三张牌都不是暴利，但都是长坡厚雪的生意。

国内厂商这几年的处境有点像九十年代末的国产CPU：市场份额小，生态薄，离国际一线的差距不是一两代。但你不能因为这个就说这条路走不通。业内一个反复被强调的判断是——市场是最好的老师。FPGA这门生意里，谁离客户最近，谁给客户开出最贴身的规格，谁能在成本和功耗之间找到那个刁钻的平衡点，谁就有机会。有人把400纳秒的信创方案跑通了，有人把边缘异构SoC塞进了200多家客户的产线，还有人的超大规模高性能FPGA还在实验室里，但它对准的是国内目前几乎无人染指的高端赛道。

这些不是发布会上的口号，是每天在产线上、在机房里、在客户BOM表上一格一格改出来的东西。

FPGA在AI时代的位置，大概就是这个位置。不是主角，但也不是弃儿。它是那种在每一次算力革命之后，总能找到一块新地的老兵。这一次，它把地盘选在了微秒、接口和边缘的三角地带。

至于它能不能守住，答案不在展会现场，不在通稿里，而在未来五年，那70%市场份额一寸一寸被谁拿走的过程里。

本文系观察者网独家稿件，文章内容纯属作者个人观点，不代表平台观点，未经授权，不得转载，否则将追究法律责任。关注观察者网微信guanchacn，每日阅读趣味文章。