北京
分享至
国家知识产权局信息显示，高通股份有限公司申请一项名为“由堆叠的嵌入式迹线基板形成的多层无芯基板”的专利，公开号CN122498296A，申请日期为2024年12月。
专利摘要显示，公开了一种包括基板的电子设备。在一方面，基板包括：至少两个堆叠的嵌入式迹线基板（ETS）；第一介电层，该第一介电层设置在至少两个堆叠的ETS中的第一ETS的面向内的表面与至少两个堆叠的ETS中的第二ETS的面向内的表面之间；和第一组一个或多个金属连接器，该第一组一个或多个金属连接器延伸穿过第一介电层并且将第一ETS的面向内的表面处的第一组一个或多个金属结构与第二ETS的面向内的表面处的第二组一个或多个金属结构耦合。
声明：市场有风险，投资需谨慎。本文为AI基于第三方数据生成，仅供参考，不构成个人投资建议。
本文源自：市场资讯
作者：情报员
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
