江苏
摩尔定律走到头了，何庭波正式发表 "韬（τ）定律"！
环球通信
通信行业最具影响力自媒体
摩尔定律快走到头了，这不是谁唱衰，是整个行业都在面对的两堵死墙：物理极限卡着你，1纳米往下，量子效应乱飘；经济极限更狠，一座3纳米晶圆厂砸进去上百亿美元，良率还不一定兜得住。西方那套"拼命缩尺寸"的老路，边际收益越来越薄，说白了就是——刀磨得再快，也没铁了。
就在5月25日，上海，IEEE举办的2026国际电路与系统研讨会（ISCAS 2026）上，华为何庭波站出来，丢下一句话的重量级成果——正式发表 "韬（τ）定律"。
一、什么叫韬（τ）定律？
华为的“韬（τ）定律”，指出：以“时间缩微”替代“几何缩微”，以系统性降低时间常数（τ）为目标，通过逻辑折叠等创新技术，持续压缩信号传播时延，不断提升晶体管密度，实现半导体与电子系统的持续演进。
一句话：不跟你在"几纳米"的数字游戏上卷了，改盯"时间"。它以"时间（τ）缩微"替代"几何缩微"——通过逻辑折叠（LogicFolding）等核心技术，系统性压低信号传播的时间常数τ，把时延往死里挤，从器件、电路、芯片一路挤到系统层，构建起一套四层级全栈协同优化体系。
二、你品品这个思路转换
以前是"把晶体管刻更小"，现在是"让信号跑更快"。逻辑折叠干嘛的？把原本平铺在二维平面上的电路，垂直分层堆叠，用高密度垂直通道连接，关键路径大幅缩短，寄生负载降下来，主频上去，能效上去，晶体管密度的有效利用率也上去。实测数据摆着：单代晶体管密度从155推到238 MTr/mm²，涨幅超五成——搁以前靠几何缩微得熬三年。
这不是PPT。何庭波在论文里讲得很清楚：华为过去六年已经基于这条路径量产了381款芯片。今年秋季，新一代麒麟手机芯片将完整搭载逻辑折叠技术登场。预测到2031年，基于韬（τ）定律的高端芯片晶体管密度指标，将达到等效1.4纳米制程水平。
《人民日报》说得很重——这是中国在半导体领域首次提出指导产业发展的新原则。
三、你再回头看这件事的分量
过去几十年，全球半导体的"方向盘"握在摩尔定律手里，握在西方定义的"制程数字"手里。现在，何庭波把方向盘掰过来一半——"时间缩微"这条轴，是中国人自己画出来的。
别人卡你光刻机，你就在架构、折叠、时延、全栈协同上找补回来——这不叫妥协，这叫换战场打。而一旦战场换了，卡你脖子那只手，自己就松了。
以 草 根 记 录 通 信 时 代
作者 ：资深分析师｜特约撰稿人｜新媒体专栏作者｜手机评测专家
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
