高压半桥栅极驱动芯片共性问题及应对方案

来源：市场资讯

（来源：圣邦微电子）

在一些低成本的应用中，为了取代隔离驱动，自举式电源成为一种广泛的给高压栅极驱动电路供电的方法。这种自举式电源具有电路简单、成本低的优点。高压半桥栅极驱动广泛应用于各种常见电路拓扑中，包括降压电路、同步升压电路、半桥电路、全桥电路和三相全桥电路等等。本应用指南以SGM48211为例，分析高压半桥栅极驱动芯片的共性问题，并给出应对措施。

01

栅极驱动器简介

栅极驱动器用于在低压控制信号和高功率半导体开关（如MOSFET和IGBT）之间提供接口，如图1所示，输出必要的电压和电流值，以有效地开启和关断功率半导体器件。

图1 用栅极驱动器驱动功率晶体管

栅极驱动器具有信号放大、隔离、保护机制。信号放大功能将来自微控制器或其他控制电路的控制信号放大，为功率半导体器件提供所需的栅源电压（VGS）。隔离功能确保控制电路和功率半导体之间的电气隔离，防止电压反馈或接地环路问题。保护功能包括过流和过压保护、短路保护和欠压锁定等，以保护栅极驱动器本身和所连接的半导体器件。此外，栅极驱动器还包含一种控制死区时间的功能，以避免直通电流。在半桥或全桥配置中，死区时间控制确保高侧和低侧开关不会同时打开，从而防止器件损坏。

02

SGM48211高压半桥栅极驱动芯片

2.1 主要优势

圣邦微电子推出的SGM48211系列120V高压半桥栅极驱动产品，提供4A拉电流和4A灌电流输出能力；能够以最小的开关损耗驱动大功率MOSFET；电源引脚VDD运行范围8V至17V（绝对最大值20V）；输入引脚耐压为-10V至20V；强鲁棒性；高侧、低侧两个通道完全独立，且彼此的导通和关断之间存在2.5ns（典型值）延迟匹配；驱动器内部具备欠压锁定保护功能防止故障；HS引脚抗负压能力强；HS引脚抗dv/dt噪声能力强；内置自举二极管。该器件可应用于电信，数据通信，便携式存储的48V或更低电压系统中的电源转换器，半桥、全桥、推挽、同步降压，正激变换器和同步整流器等方面。

表1 SGM48211的主要优势

2.2 拓扑结构

SGM48211包含了耐高压的高边驱动电路和低边驱动电路，其中高边驱动电路包含高压电平转移电路和高压浮动驱动电路。其内部结构如图2所示，具体主要有以下几个组成部分：

脉冲发生器：在输入信号的上升沿和下降沿产生脉冲信号；

电平转移电路：将以VSS为参考的信号转换为以HS为参考的信号；

缓冲器：放大输入信号；

自举二极管：在下管Q2导通时对自举电容进行充电。通过电平转换电路，使相对于地（VSS）的HI信号转换为同步的相对于悬浮地（HS）的HO信号，从而控制上管Q1的开关；

欠压锁定保护装置：在VDD电压低于UVLO阈值时不输出信号。

图2 高压半桥栅极驱动芯片拓扑结构

2.3 工作原理

SGM48211内部集成120V额定电压的自举二极管，可以帮助客户省却二极管电路设计并减小PCB尺寸。如图3所示，当上管Q1关断，下管Q2导通时，HS引脚电压低于电源电压VDD，VDD通过自举二极管DBOOT对自举电容CBOOT进行充电，在自举电容两端产生VBS电压；当下管Q2关断，上管Q1导通时，驱动芯片内部上管MOS导通，由自举电容两端悬浮电压VBS支持HO相对HS的开关。随着上管Q1导通，HS高压时自举二极管处于反偏，VBS和电源VDD被隔离开。

（a）Q1关断，Q2导通

（b）Q1导通，Q2关断

图3 自举电路工作原理

03

共性问题及应对方案

接下来，以SGM48211为例，探讨一下在使用高压半桥栅极驱动产品过程中会遇到的各类问题及应对方案。

3.1 自举电容CBOOT的选取

在电路设计之初，需要特别注意的是自举电容CBOOT的选取，不能过小，亦不能过大。当下管Q2导通，HS电压低于电源电压VDD，自举电容CBOOT会被充电。自举电容仅在上管Q1导通时放电，给高端电路提供电源VBS。选取CBOOT，首先要考虑的参数是上管Q1导通时，自举电容允许的最大电压降。如果CBOOT容值选择过小，会出现如图4所示的现象，由于CBOOT上存储的电荷不足，VHB-VHS的电压跌落至低于驱动芯片HB的UVLO阈值，从而触发驱动芯片欠压锁定保护，导致HO无输出，上管Q1无法导通。

（a）CBOOT适合

（b）CBOOT过小

图4 CBOOT 容值选取的影响

根据驱动芯片HB的UVLO值，可由式（1）求得CBOOT的最小值。

式中，QG是功率管的栅极总电荷量；IBL是HB对地漏电流；IRGS是流入栅极-源极电阻器的电流；IQBS是HB至HS静态电流；tON是上管Q1导通时间；VF是自举二极管DBOOT的正向导通压降；VHB,OFF是驱动芯片VHB的下降UVLO阈值。

从式（1）可见，随着QG增大，自举电容CBOOT的取值也需要增大，CBOOT增大会导致自举二极管瞬时充电电流增大。需要特别注意的是，由于自举二极管是集成在SGM48211的内部，集成的自举二极管的Die面积有限，散热能力有限。CBOOT充电电流超出自举二极管散热能力时，可能会烧毁自举二极管。图5（b）中所示为在VDD = 12V条件下对SGM48211内部自举二极管充电时的峰值电流波形：CBOOT = 680nF，DBOOT峰值电流为10.7A。

（a）无串联自举电阻

（b）自举二极管充电电流

图5 CBOOT无串联自举电阻时自举二极管充电电流波形

可见，CBOOT的容值如果选择过大，会导致自举二极管存在损坏的风险。实际应用中，推荐CBOOT取值不大于1μF。当MOSFET栅极电荷QG较大，CBOOT取值必须大于1μF时，为了保护SGM48211内部自举二极管，可以选择在CBOOT处串联一个自举电阻RBOOT（典型值1Ω至10Ω）来限制自举电容的充电电流，如图6（a）所示。如图6（b）所示，在VDD = 12V，CBOOT = 680nF，RBOOT = 1Ω条件下对SGM48211内部自举二极管耐峰值电流能力进行测试，结果与图5（b）对比，DBOOT峰值电流从10.7A降至5.5A。

（a）串联自举电阻

（b）自举二极管充电电流

图6 CBOOT串联自举电阻RBOOT时自举二极管充电电流波形

但是，自举电阻不可过大，否则会增加VBS时间常数。下管Q2的最低导通时间，即给自举电容充电或刷新电荷的时间，必须匹配这个时间常数。该时间常数取决于自举电阻，自举电容和开关器件的占空比，可由下式（2）求得。

式中，RBOOT是自举电阻；CBOOT是自举电容；D是占空比。

当CBOOT串联自举电阻，需要考虑自举电阻带来的一个额外的电压降：

式中， QCHARGE是自举电容充电总电荷；tCHARGE是自举电容充电时间，即下管Q2导通时间；RBOOT是自举电阻。

3.2 HS引脚负压di/dt噪声

3.2.1 HS引脚产生负压的原因

由于实际电路中存在上下管功率器件的封装电感和电路板走线的寄生电感，上管Q1导通时，电流经过上管流过负载电感，如图7（a）所示；上管Q1关断换流时，续流电流经过下管Q2的体二极管流过负载电感，该电流会在LS1、LS2等寄生电感上产生电压，从而导致HS引脚处产生低于地线电压的负压，如图7（b）所示。该负电压的大小正比于寄生电感的大小和开关器件的电流关断速度di/dt，如式（4）所示，其中di/dt由栅极驱动电阻RG和开关器件的输入电容CISS决定。

式中，VF是下管Q2的体二极管正向导通压降。

（a）Q1导通，Q2关断

（b）Q1关断，Q2续流

图7 高压半桥栅极驱动芯片应用电路及波形

3.2.2 HS引脚负压的影响

1) 触发latch up导致芯片输出逻辑异常

一般在半桥驱动芯片规格书中规定了最大的HS与VSS之间的负压和推荐的工作条件。由于芯片内部含有寄生的二极管及latch up机制，当HS负压过大时，会导致芯片损坏或逻辑异常。

2) HB-HS过压导致芯片损坏

HB-HS引脚两端最大电压VHB-VHS=VDD-VF-VHS，HS引脚瞬间负压过大会导致HB-HS两端的电压超过最大耐压值，从而导致驱动芯片过压损坏。

（a）Bootstrap电路

（b）瞬态负压波形

图8 自举（Bootstrap）电路与HB、HS引脚瞬态负压波形

3.2.3 HS引脚负压的应对方案

1) 优化布局，减少寄生电感

半桥电路的两个功率管尽可能靠近放置，它们之间连线尽可能短粗；驱动芯片尽量靠近功率管，减少驱动回路的走线；使用低寄生电感的驱动电阻；使用低寄生电感的瓷片电容作为自举电容CBOOT，同时CBOOT尽量靠近驱动芯片引脚；退耦电容尽量靠近驱动芯片引脚，如图9所示。

图9 布局注意事项

2) 降低功率管的开关速度

增大驱动电阻（注意：这种方法会增加功率管开关损耗）或外加缓冲电路，降低功率管的开关速度，从而降低开关时的电流变化率di/dt。

3) 增加低正向导通压降的肖特基二极管

在HS和VSS之间增加一个低正向导通压降的肖特基二极管，能够快速将HS引脚负压钳位到-0.7V左右，如图10所示。

（a）增加钳位二极管电路

（b）HS引脚电压波形

图10 增加钳位二极管电路及HS引脚电压波形

4) HS与SW引脚之间串联电阻

在HS与SW间串联一个电阻RVS，如图11所示，可以降低SW传递到HS引脚的负压值。RVS作为驱动电阻起到限制上管Q1的开通速度和关断速度的作用，也可以作为自举电阻限制CBOOT的充电电流，还限制了在上管Q1源极的电压负向瞬态时肖特基二极管的电流。

图11 串联电阻RVS电路

3.3 HS引脚dv/dt噪声

3.3.1 HS引脚产生dv/dt噪声的原因

当下管Q2关断，上管Q1导通时，电流经过上管流过负载电感及电容，此时HS引脚处产生的电压从0V升至VBUS，即产生正向dv/dt噪声，如图12所示。

图12 高压半桥栅极驱动芯片产生正向dv/dt噪声示意图

3.3.2 HS引脚dv/dt噪声的影响

1) 高侧电路逻辑信号错误

由于CBOOT，HS引脚的正向dv/dt噪声会耦合到HB点，可能会影响高侧电路的逻辑信号。

2) 低侧功率管Q2误导通

如图13所示，当上管Q1导通，下管Q2关断时，VDS_Q2从0V上升至VBUS。此时，有电流igd_L流经寄生电容CGD、驱动电阻和电感（蓝色虚线标记），从而使得寄生电容CGS两端产生电压差VGS_Q2，出现正向电压尖峰，导致下管Q2误导通。

图13 正向dv/dt噪声的影响

3.3.3 HS引脚dv/dt噪声的应对方案

1) 减小寄生电感

布局需紧凑，并采用开尔文连接方式，确保两个功率晶体管之间的连接应尽量短而粗；采用具有低寄生电感的陶瓷电容器。

2) 改变功率管的开关速度

增大上管Q1的栅极电阻Rgate，降低上管Q1的开通和关断速度，从而降低dv/dt。

3) 负电压关断

通过在下管Q2的栅极增加一个负压驱动电路，使得Q2能够负电压关断，即使产生寄生电压也不会超过Q2的开通阈值，从而避免下管Q2误导通。负压驱动电路如图14所示。

图14 负压驱动电路

04

附录

表2 圣邦微电子高压半桥栅极驱动芯片系列产品

参考资料

[1] SG Micro Corp. SGM48211 Datasheet [EB/OL]. (2024-01). https://www.sg-micro.com/uploads/soft/20240106/1704525865.pdf.

[2] 高压栅极驱动IC 自举电路的设计与应用指南[EB/OL]. (2022-12-13). https://mp.weixin.qq.com/s/P9zuyPt4zzcKwwl-dE_DTA.

关于圣邦微电子

圣邦微电子（北京）股份有限公司（股票代码300661）作为高性能、高品质综合模拟集成电路供应商，产品覆盖信号链、电源管理、传感器及存储器等领域。公司拥有38大类近7,000款可销售型号，为工业与能源、汽车、网络与计算和消费电子等领域提供各类模拟及混合信号创新解决方案。