台积电深度解读硅光平台

公众号记得加星标⭐️，第一时间看推送不会错过。

随着全球人工智能（AI）技术的爆发性成长与大型语言模型的普及，AI 数据中心的建置需求急遽攀升。在这场激烈的算力竞赛中，芯片的「运算效能」与「数据传输速度」已成为决定AI 基础设施成败的两大关键核心。为了解决庞大运算量所带来的功耗、散热与传输延迟挑战，全球晶圆代工龙头台积电指出，在系统级封装蓝图中，CoWoS（晶圆级封装）与COUPE（紧凑型通用光子引擎）分别扮演了处理「运算」与「通信」的关键角色，两者不仅不冲突，反而是未来AI 基础设施中相辅相成的关键技术。

台积电资深副总经理暨副共同营运长张晓强在年度技术论坛中表示，未来COUPE 将会跟当前的CoWoS 一样知名，原因就在于CoWoS 专攻「运算整合」，COUPE 突破「通信瓶颈」。这逾这两者技术的不同点，首先是在CoWoS 主要致力于解决「运算」层面的瓶颈上。

作为目前全球AI芯片最主流的标准封装技术，CoWoS 的核心目标是将庞大的运算核心（GPU）与高频宽记忆体（HBM）等不同功能的芯片高度整合在一起，以此来满足AI 芯片因应极端运算需求而急遽扩张的芯片面积与高功耗问题。在封装架构上，CoWoS 主要采用2.5D 水平排列的设计，各种运算与记忆体芯片会被平放在一个被称为「中介层（Interposer）」的基板上，芯片之间则依赖中介层内部布建的微小线路来进行高密度的横向沟通。

至于，COUPE 则是为了解决「通信」瓶颈而生，是台积电针对硅光子（Silicon Photonics）与共封装光学（CPO）所推出的专用整合平台。因为随着未来的AI 数据中心规模持续扩大，内部需要连结高达百万颗以上的AI 加速器，传统依赖铜线传输的方式将面临严重的电力损耗与物理延迟极限。为了解决此问题，COUPE 巧妙地利用了「光子擅长通信、电子擅长运算」的物理特性，透过整合光学引擎来实现低功耗、超高速的巨量数据传输。

与CoWoS 的水平排列不同，COUPE 主要依赖3D 垂直堆叠的封装技术（如SoIC-X），将负责造光与导光的光引擎（光子积体电路PIC）与负责讯号处理的电子芯片（电子积体电路EIC）进行紧密的垂直堆叠与整合，借此大幅缩短电光讯号之间的转换时间与通信实体路径。

台积电指出，在现今典型的AI 伺服器架构中，运算托盘内的GPU 与负责数据分配的交换器（Switch）之间，传统上多半依赖铜线进行连接；而交换器与交换器之间的较长距离传输，则已经广泛采用光学传输技术。然而，为了进一步将整体系统的传输效能推向极致，业界正积极推动紧凑型光学封装（COP），其核心理念便是在伺服器内部「尽可能以光学传输取代铜线」，甚至在电路板上最后的几公分距离，也要全面改采光学连接来消除铜线带来的讯号衰减。

对此，台积电业务开发组织副总经理袁立本进一步解释，这项技术革命的核心关键在于利用SOIC（系统整合芯片）技术，将普通的逻辑芯片（EIC）与光学芯片（PIC）进行前所未有的紧密整合。在运作机制上，当光讯号进入系统后，这两种芯片会进行高效率的互相协作，将光讯号精准翻译成电讯号，再快速输出给核心的GPU 进行运算处理。

根据台积电的规划，硅光子封装技术的演进并非一蹴可几，而是可分为三个极具战略意义的重要阶段，逐步将光学元件推向运算核心：

插拔式与电路板层级（On-PCB）：预计将成为2025 年的市场主流与现有过渡方案。在这个阶段中，光电转换后仍需要透过传统铜线，行经较长的电路板与芯片基板才能抵达运算核心，虽然在技术上已有显著进步，但整体的实体传输距离依然相对较长，仍有优化空间。

基板层级（On-Substrate）：这将是2026 年下半年的重大技术进展，其核心改变在于将光学转换元件从原本的电路板，进一步移入芯片封装的基板之上。台积电强调，仅仅是缩短这段看似微小的实体距离，就能带来极为显著的效能跃升；据数据显示，在基板上搭载COUPE 技术的CPO，将能提供传统铜线高达4倍的功耗效率，并将传输延迟大幅减少高达90%。

中介层层级（On-Interposer）：这是先进封装技术发展的下一步，也是实现极致效能的终极关键。此阶段将实现COUPE 与CoWoS 技术的完美叠加，透过在中介层（即CoWoS 的基础结构）上直接使用COUPE 技术，将光学元件推得离核心运算单元更近。

对此，市场人士解释，下一阶段的传输速率之所以能大幅提升，并非单纯来自光学速度本身的改变，而是因为电讯号转换后的实体传输距离已经极度贴近逻辑运算核心。当COUPE 结合这种先进封装时，预计将可实现高达10 倍的功耗效率提升，并惊人地减少95% 的传输延迟。

在研发进度方面，台积电已展现出强大的技术领先优势。搭载COUPE 技术的全球首个2 00Gbps 微环调变器（MRM）预计将于2026年正式进入量产阶段。立下在2030 年实现高达4Tbps/mm惊人频宽密度的终极目标。

事实上，台积电在COUPE 技术上的突破性进展，已迅速在产业界引发热烈回响。目前，COUPE 已经成为业界中最具量产可行性的整合架构之一，市场人士指出，吸引了多家指标性国际大厂开始陆续导入或进行严格测试。

英伟达（NVIDIA）：做为全球AI 芯片霸主，英伟达已陆续将COUPE 技术导入其高阶的Spectrum-X 产品线中，此举不仅是技术力的展现，更代表着英伟达正积极推动硅光子技术从实验室的示范阶段，正式走向系统级的商业导入。

博通（Broadcom）：网通芯片巨头博通同样不落人后，已将COUPE 架构导入其最新的Tomahawk 6-Davisson 系列高速交换芯片中，以此来满足即将到来的AI 世代数据中心对于「极低延迟」与「超高频宽」的庞大严苛需求。

超微（AMD）：紧追在后的芯片大厂超微，目前也正透过台积电的COUP E平台，积极进行相关专案的深度测试，为未来的产品线进行技术储备。

Lightmatter：这家专注于前瞻光子运算的新创业者，目前也已有多款晶粒（Die）在台积电顺利完成流片（Tape-out）程序，验证了台积电硅光子平台的可靠性。

综观台积电的技术发展脉络，COUPE 并非用来取代CoWoS，而是一项能与CoWoS 完美搭配使用的扩展技术。在未来最先进的系统架构中，台积电不仅能将光学引擎直接放入封装内部（CPO 架构），更可以直接将COUPE 技术搭载于CoWoS 的中介层基础结构上。透过这两大核心技术的相辅相成与技术叠加，台积电不仅解决了AI 芯片在运算面积与高功耗上的难题，更彻底打通了百万颗AI加速器之间高速数据传输的任督二脉，为全球迎接下一个世代的AI 数据中心革命，奠定了最坚实的硬件基础。

（来源：Technews）

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4415内容，欢迎关注。

加星标⭐️第一时间看推送

求推荐