接棒CoWoS，CoPoS凭啥？

公众号记得加星标⭐️，第一时间看推送不会错过。

人工智能（AI）浪潮席卷全球，带动高阶AI 伺服器需求急剧增长，推升GPU 运算能力、SoC 与庞大HBM 存储系统的整合需求。然而，随着AI GPU 芯片尺寸不断扩大，芯片互联与I/O 数量呈指数级增长，使得现有12 英寸晶圆级封装产能面临前所未有的压力，台积电独霸市场的CoWoS 封装技术亦逐渐遭遇成长天花板。为了突破产能与物理极限的瓶颈，台积电正积极推进次世代面板级封装技术CoPoS（ Chip-on-Panel-on-Substrate），这项被誉为「化圆为方」 的技术变革，预计将于2026 年启动测试线，并在2028 年迈入量产，重新定义未来十年的AI 芯片封装游戏规则。

CoWoS 逼近物理极限，产能扩充遭遇瓶颈

现有的CoWoS（Chip-on-Wafer-on-Substrate） 技术是一种以中介层（Interposer） 为中心的高密度封装架构，透过在晶圆阶段将多颗芯片进行堆叠与连结，以缩短讯号传输距离并同时降低功耗与系统尺寸。依照中介层材质不同，可分为采用矽中介层的CoWoS-S、采用重布线层（RDL） 的CoWoS-R，以及混合矽与RDL 设计的平衡架构CoWoS-L。

尽管CoWoS 在AI 芯片封装领域称霸，但以「12 英寸圆形晶圆」 为基础的制程正面临严峻挑战。首先是面积利用率严重不足，在处理大尺寸的方形AI 芯片时，圆形晶圆的边缘会产生大量浪费空间。数据显示，以英伟达（NVIDIA）B200 芯片为例，在一片12 英寸晶圆上仅能放置16 颗，相较于前代H100 芯片可放置的29 颗大幅下降，这反映出芯片尺寸增长与现有产能的根本矛盾。

其次是芯片翘曲现象所带来的良率挑战。随着AI 芯片面积不断扩大，封装过程中的热应力极易导致芯片弯曲变形，进而影响电性连接的可靠度与测试良率。此外，即便台积电积极扩产，2024 年底CoWoS 月产能达3.5 万片，2025 年目标为7 万片，面对庞大的市场需求仍显得杯水车薪。法人报告亦曾指出，由于CoWoS 封装技术逼近物理极限，市场对新一代先进封装技术的关注度正急速升温。

化圆为方CoPoS 技术架构与面板级封装优势

为了解决传统晶圆产能不够且成本持续提升的问题，业界催生了「CoWoS 面板化」 的概念，而台积电的解答正是CoPoS 技术。 CoPoS 本质上是CoWoS 的面板化演进版本，核心概念是采用方形的「面板RDL 层」 取代传统圆形矽中介层，芯片可直接排列于矩形的基板上，透过「化圆为方」 大幅提升面积利用率与生产效率。

面板级封装能提供更高的产能与更低的生产成本，其中以510×515mm 的方形面板为例，其可放置空间是12 英寸晶圆的4.5 倍。若采用600×600mm 面板则为6 倍，700×700mm 更可达8 倍之多。目前业界逐步推动的主流尺寸方向，包括3 10×310mm、515×510mm 及750×620mm 等多种规格。

在技术架构上，CoPoS 结合了CoWoS-L 与CoWoS-R 的优势，采取模组化封装架构，先将芯片依功能整合为模组并完成测试，再配置于大型基板上，有助于突破封装尺寸与效能瓶颈，提升整体系统效率。特别值得注意的是，CoPoS 中介层材料将改为玻璃或蓝宝石等高稳定性介质的方形载具，搭配多层RDL 技术。玻璃基板具备低热膨胀系数、高机械强度、耐高温与高布线密度等特性，能有效改善大尺寸芯片的翘曲变形问题并提升散热能力，同时透过玻璃基板的TGV（Through Glass Vias） 制程，形成连接上下电路的导电层。

此外，CoPoS与同属面板级封装的FOPLP（扇出型面板级封装） 有着明确的高低阶市场区隔。 CoPoS 专攻需要中介层设计的AI 高阶芯片市场，能提供更高讯号完整性与稳定功率传输，适合多个高性能、高功耗芯片整合。而FOPLP 则不需中介层结构，锁定PMIC（电源管理芯片）、RFIC（射频芯片） 等低成本与汽车电子应用领域。

2026 年测试线启动，2028 年嘉义厂领军量产

晶圆代工龙头台积电对于CoPoS 的推进时程与全球布局已然明朗，预计于2026 年在专精先进封装的台积电子公司采钰设立首条CoPoS 实验线，随后于2027 年进入关键送样阶段，针对合作伙伴需求优化制程参数。量产阶段预定于2028 年底至2029 年上半年启动，主要生产基地将落脚于台积电最新且规模最大的先进封装据点-嘉义AP7 厂，且首家客户已确定为英伟达。

嘉义AP7 厂规划有8 座厂房，采取分阶段建设的多元化策略以避免技术风险集中，其中P1 专门生产苹果WMCM，P2、P3 锁定SoIC（3D 封装） 技术，而CoPoS 技术则暂定部署于P4 或P5 厂房。台积电的国际布局亦同步展开，预计2028 年动工的美国亚利桑那州2 座先进封装厂，将各自专精SoIC 与CoPoS 技术。另外加上近期整并竹科旧有厂房评估改建为先进封装设施，整体先进封装产能规划目标将从2024年底的3.5 万片，至2026 年大幅提升至11 万片。

https://today.line.me/tw/v3/article/RBk2LEw

（来源：科技新报）

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4395内容，欢迎关注。

加星标⭐️第一时间看推送

求推荐