疯狂囤光刻机，DRAM双雄在怕什么？

文 | 半导体产业纵横

2026年的半导体圈，正在上演一场现实版的“抢椅子”游戏。而搅动这场战局的核心变量，正是AI引爆的存储需求。

逻辑变了！存储厂成EUV大买家

在这一轮游戏中，光刻机便是这把“椅子”。

近日，存储芯片大厂SK海力士宣布将在2027年12月31日前向荷兰ASML采购价值11.95万亿韩元（约79.7亿美元）的极紫外光（EUV）光刻机，旨在应对日益增长的内存芯片需求。该交易已作为正式披露文件提交给韩国监管机构，并成为近年来ASML客户公开的最大一笔EUV光刻机采购订单。

根据预计，SK海力士采购的这些EUV光刻机将主要用于先进DRAM芯片和HBM芯片的生产。主要会部署在两个晶圆厂：一个是SK海力士位于龙仁的新晶圆厂，该晶圆厂计划于2027年2月投产；另一个则是位于清州的M15X工厂，该晶圆厂专门用于生产高带宽内存芯片。

伯恩斯坦公司的分析师戴维·道则预计，SK海力士的这份订单将使得其在两年内新增约30台EUV光刻机。这略高于其之前预测的SK海力士两年内将采购26台EUV光刻机的数量。

无独有偶，存储龙头三星也传出了大举采购光刻机的动作。韩国媒体Sedaily援引知情人士的消息报道称，三星电子已确定向光刻机大厂ASML和佳能订购了约70台光刻机，总金额高达10万亿韩元（约67亿美元），其中包含20台EUV光刻设备。不过三星方面随后回应称，该消息并不属实，公司至今尚未作出相关决策。

尽管三星的采购传闻未得到证实，但这一消息本身就折射出当前半导体行业对光刻机的迫切需求。

决战1c节点的胜负手，压给光刻机

在探究三星、SK海力士两大存储龙头大举采购EUV光刻机的战略逻辑前，需先系统梳理五大核心影响因素，这些因素直接决定了两家企业的采购规模、节奏及行业后续格局：

第一，两大巨头当前EUV光刻机保有量。

第二，两家公司1c DRAM现有产能基数、2026年底规划产能的落地路径及产能爬坡节奏。

第三，不同生产制造能力带来的市场竞争力差异。

第四，ASML的EUV产能供给能力、交付周期及现有订单积压情况，能否匹配两大龙头的扩产需求。

第五，是否需要警惕2028年产能集中释放导致的过剩风险？

以下是关于上述五点的具体分析：

• 存储双雄EUV光刻机保有量

日前，调研机构BOFA公布了2021到2025年为止的EUV光刻机数量，如下所示：

如图所示，三星的EUV 光刻机持有量已超过SK海力士的两倍，这一设备数量优势直接映射到产能层面——在存储芯片制造中，光刻机部署密度是先进制程产能释放的核心约束条件，而多层EUV光刻更是10nm级以下工艺量产的核心前提。2026年作为全球DRAM行业的“1c节点爆发年”，这场制程微缩竞赛已全面迈入第六代10nm级1cDRAM时代，成为AI算力爆发背景下高端内存供给的核心战场。

当下，三星和SK海力士都已释放扩产1c DRAM的核心信息。

• 1c DRAM现有产能基数

根据规划，三星1c DRAM产能将在2025年第四季度率先达到每月6万片产能，2026年第二季度再新增8万片产能，并于2026年第四季进一步扩增6万片，届时整体月产能达到20万片。具体的时间节点以设备完成安装为基准，目标是在上述各个阶段具备立即量产条件。知情人士指出：“三星将在明年底前持续强化1c DRAM 的供给能力，意在提前卡位下一代市场。”

SK海力士方面，据韩国媒体报道，SK海力士计划2026年将1c DRAM月产能从目前约2万片300mm晶圆提升至16万至19万片，增幅达8至9倍，占其DRAM总产能的三分之一以上。据悉，SK海力士已将1c DRAM的良率提升至80%以上，该制程主要用于制造DDR5、LPDDR和GDDR7等最新通用DRAM产品。扩产后的1c DRAM将主要用于满足英伟达等大型科技公司的订单需求。这一战略调整反映出AI推理应用对成本效益更高的通用DRAM需求激增，该公司正将战略重心从HBM扩展至更广泛的AI内存市场。

分析指出，相比需要复杂堆叠工艺的HBM，1c DRAM的生产效率更高，能够更快速响应市场需求的爆发式增长。

HBM是3D堆叠+系统级集成方案，需通过TSV硅通孔、超薄减薄、多层键合及CoWoS等先进封装技术，将多颗DRAM Die与基片垂直整合，技术链路极复杂。1cDRAM则是DRAM制程的迭代升级，核心是通过4F²单元架构、EUV曝光优化实现单Die密度提升与良率改善，无需重构产线，直接复用现有DRAM成熟产线即可量产。

相较于HBM，1c DRAM 主打通用化、规模化供给，是AI服务器、移动终端的核心基础，同时也是 HBM4/HBM4E 的最佳核心片。SK 海力士已明确，将基于第六代 10nm 级 1c 制程 32Gb DRAM 裸片打造 HBM4E 内存。三星同样在推进相关布局，其研发的 12 层堆叠（12-Hi）、16 层堆叠（16-Hi）HBM4 产品，均会采用 1c DRAM 技术。

三星在2026年2月宣布，已率先达成HBM4的量产，并向全球最大AI芯片公司英伟达发货。 该HBM4将搭载于英伟达最新Rubin GPU中。市场预计，Rubin GPU将于2026年下半年正式出货，以供应给谷歌、亚马逊等美国科技大厂，并带来超过1万亿美元的市场规模。与此同时，三星也在配合Rubin GPU上市节奏，扩大华城H3 工厂17线，以及平泽P3、P4 工厂的HBM4 产能。

去年9月，SK海力士完成HBM4开发，但随后在去年12月，SK海力士宣布HBM4的量产已推迟至2026年3月或4月，HBM4产能大幅扩张的时间也进行了灵活调整。SK海力士决定至少在2026年上半年之前，保持HBM3E在所有HBM产品中最高的产量占比。据悉，SK海力士在与英伟达讨论2026年HBM的产量时，大幅增加了HBM3E的产量。

• 不同生产制造能力带来的市场竞争力差异

2025年第一季度，SK海力士占据了全球DRAM市场36%的份额，略高于三星电子的34%和美光的25%。这也是SK海力士自1983年成立以来首次在全球存储器市场占据主导地位。

随后在2025年第三季度，三星电子DRAM销售额达到139.42亿美元，环比增长29.6%，市场份额回升至34.8%，重新夺回行业榜首。同期SK海力士以137.9亿美元的销售额位居第二，市场份额为34.4%，与三星电子的差距仅为0.4个百分点。

三星电子业绩的反弹，得益于是制造端两大关键能力的集中释放：一是HBM 高端产能的快速爬坡与精准交付。该公司第三季度HBM位单元出货量环比激增85%，主要由于开始向英伟达交付第五代HBM3E产品。二是通用 DRAM 产能的弹性调控与价格主导力。人工智能数据中心对内存需求的爆发式增长，导致PC和智能手机等消费级IT设备的DRAM供应趋紧，进一步推高了产品价格。

• ASML的EUV产能供给能力

反过来思考，SK 海力士敲定 30 台 EUV 订单、三星或可能采购 20 台的情况下，ASML 的产能能否跟上？在此之前，先来看一组 ASML 历年光刻机的出货量数据。

上图可见，2023年、2024年、2025年，ASML的EUV光刻设备数量分别为53台、44台和48台。从这组数据中，首先能捕捉到两个核心信息：一是ASML的EUV年出货量始终维持在40-55台的区间，产能释放呈现“缓慢线性增长”的特征，并未出现爆发式提升——这与EUV设备的制造复杂度直接相关，一台EUV集成超过12万个高精度零部件，依赖德国蔡司的光学系统、美国Cymer的极紫外光源等全球独家供应商，任何一个环节的产能瓶颈都会限制整体出货。

二是2024年出货量较2023年有所下滑，2025年虽有回升但未突破2023年峰值，这背后既有ASML产能调整的因素，也反映出前两年行业扩产潮后，部分企业进入产能消化期，而2025年的回升则与AI驱动下高端存储、先进逻辑芯片的需求复苏直接相关。

SK海力士的采购计划具备明确的产能落地支撑。上文提到，这批设备将分别部署在清州M15X工厂和在建的龙仁半导体集群，其中龙仁基地的首座洁净室启用时间已从2027年5月提前至2027年2月，与设备交付节奏高度匹配。若三星也计划采购20台EUV，且同样计划在2027年底前交付，那么SK海力士与三星的订单合计将达到50台，占ASML两年产能的一半以上，这将大幅挤压台积电、英特尔等其他头部客户的产能配额。

还需注意的是，日前ASML在财报中写道，截至2025年底，公司积压在手订单达388亿欧元，其中EUV系统积压订单达255亿欧元，占比65%。其中或许包含SK海力士的已下订单，因此倘若三星和SK海力士均在当下向ASML追加大量EUV订单，短期内也难以获得充足的产能配额。

• 2028年，产能过剩？

据韩国媒体报道，三星内部预计本轮存储短缺将于2028年前后趋于缓解，并据此校准投资节奏，以避免重蹈过度扩张的覆辙。与此同时，SK海力士亦多次公开表态，将以实际需求而非乐观预期作为扩产依据。然而EUV光刻机的产能存在硬约束，当下不抢购，未来几年将彻底失去高端赛道的竞争力。

因此，三星与SK海力士当下大量采购EUV光刻机，与警惕2028年产能过剩并不矛盾。警惕2028年过剩，是着眼于远期的风险防控；而现在抢购EUV，则是应对近期市场刚需、应对行业竞争、推进产品结构升级的必然选择。

DRAM技术下一步，该抢什么？

长期以来，DRAM的密度提升高度依赖于制程微缩，这使得对EUV等高端光刻机的投入成为刚性需求。

随着3D 堆叠存储的发展，3D NAND 为提升存储密度，将存储单元垂直堆叠，层数不断增加，目前主流产品已超过 300 层，未来还将向 1000 层迈进。DRAM未来也有类似的3D堆叠层数的技术路线图。这种技术路径的转变，意味着厂商对光刻精度的极致追求将有所放缓，进而削弱对EUV光刻机的需求。

相应的对刻蚀设备的需求量和性能要求呈指数级增长，比如从 32 层提高到 128 层时，刻蚀设备用量占比从 35% 提升至 48%。此外，近存计算方案的发展增加了 TSV 刻蚀需求，TSV 工艺中刻蚀和填充设备占比接近 70%，进一步增加了刻蚀设备的需求。同时，3D NAND 堆叠层数不断增加，每层薄膜厚度要求严苛，ALD 与 CVD 协同工艺成为主流，这都对薄膜沉积设备提出了更高要求。

因此，半导体制造的未来重点，或将从单纯依靠光刻机缩小特征尺寸，转向更复杂关键的刻蚀与薄膜沉积工艺。DRAM 对光刻机的依赖程度，也将明显低于当前水平。