上海
今天（3月25日）
国家自然科学基金委员会
在2026中关村论坛年会开幕式上发布
2025年度“中国科学十大进展”
复旦大学周鹏、刘春森团队科研成果
全功能二维半导体/硅基混合架构
异质集成闪存芯片成功入选！
这也是上海高校本年度唯一入选项目
该研究通过原子尺度制备技术
将高性能二维存储器件
与cmos芯粒“共形粘附”整体集成
研制出全功能二维nor闪存芯片
支持8位指令与32位并行处理
为原子级芯片集成提供了新范式
标志着我国在下一代
存储核心技术领域掌握了主动权
大数据与人工智能时代对数据存取性能提出了极致要求，传统存储器的速度与功耗已成为阻碍算力发展的“卡脖子”问题之一。2025年4月，复旦大学周鹏、刘春森团队在《自然》提出“破晓”二维闪存原型器件，实现了400皮秒超高速非易失存储，是迄今最快的半导体电荷存储技术。然而，颠覆性器件要真正走向系统级应用，往往是一场漫长的马拉松。硅晶体管自1947年诞生起，历经科研机构、企业等二十余年的接力研发，才终于催生出全球第一颗cpu。而在今天，通过将新一代颠覆性器件直接融入成熟的硅基cmos工艺平台，这一原本需要数十年的积累过程，或许将被大幅压缩。
“破晓（pox）”皮秒闪存器件
为推动颠覆性创新走向工程化应用，复旦大学周鹏、刘春森团队主动融入产业链，将二维超快闪存与成熟硅基cmos平台深度融合，率先实现全球首颗二维-硅基混合架构芯片，攻克了新型二维信息器件工程化的关键难题。
二维半导体厚度仅有1–3个原子，如同“薄翼”般纤薄而脆弱，这一独特属性让其大规模集成充满挑战。对此，团队研发“原子芯片（atomic device to chip, atom2chip）”系统集成框架，让原子级器件真正走向功能芯片。团队提出了片上二维全栈集成工艺，通过模块化集成方案，将二维存储电路与成熟cmos电路分离制造，最后与cmos控制电路通过高密度单片互连技术（微米尺度通孔）实现完整芯片集成。
二维-硅基混合架构闪存芯片结构示意图，包含二维模块、cmos控制电路和微米尺度通孔
此外，团队进一步提出了跨平台系统设计方法论实现混合架构兼容运行，包含二维电路-cmos电路协同设计、二维-cmos跨平台接口设计等。芯片集成良率高达94.3%，支持8-bit指令操作，32-bit高速并行操作与随机寻址。这一成果是二维应用工程化的里程碑，更为新一代颠覆性器件缩短应用化周期提供范例，推动信息技术进入全新的高速时代。
世界首颗二维-硅基混合架构闪存芯片。左侧为半导体晶体管从原型器件到第一款cpu。右侧为二维闪存器件结构、8英寸流片cmos晶圆、二维-硅基混合架构闪存芯片
团队研究成果已以《全功能二维-硅基混合架构闪存芯片》（“a full-featured 2d flash chip enabled by system integration”）为题发表于国际顶尖期刊《自然》（nature）。
团队合影
“中国科学十大进展”遴选活动
“中国科学十大进展”遴选活动由国家自然科学基金委员会主办，国家自然科学基金委员会高技术研究发展中心承办，自2005年启动以来已举办21届，旨在宣传我国基础研究取得的重要进展，激励广大科研人员勇攀科学高峰、产出更多原创性成果，促进公众对基础研究的了解、关心和支持。
2025年度遴选活动由150余位相关学科领域专家学者从600多项基础研究进展中遴选出30项候选进展，经包括480余位两院院士在内的3000余位专家学者进行网络实名投票，遴选出10项进展，经自然科学基金委咨询委员会审议，最终确定入选名单。
集成电路与微纳电子创新学院
组 稿
校融媒体中心
文 字
邓晗
摄 影
受访者提供
制图/编辑
徐沁芃
责 编
邓晗 殷梦昊
上观号作者：复旦大学
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
