瑞萨发布3nm汽车芯片

公众号记得加星标⭐️，第一时间看推送不会错过。

2026年2月，瑞萨电子宣布其已开发出能够使汽车SoC（片上系统）即使在芯片组配置下也能实现高性能AI处理并符合功能安全标准的先进技术。这些技术是为R-Car X5H开发的，R-Car X5H是一款面向汽车多域ECU的SoC，目前该公司已开始交付样品。瑞萨电子计划于2027年下半年开始量产R-Car X5H，并将其定位为一款适用于软件定义汽车（SDV）时代的汽车SoC。

新开发的技术不仅能够通过芯片组实现同时运行多个应用程序的高性能和灵活的可扩展性，而且还能够实现未来汽车SoC所需的“提高电源效率和安全性的结合”。

其中一项创新之处在于其独特的架构，即使在芯片组配置下也能支持汽车安全标准“ASIL-D”。他们开发了一种方法，可以将唯一的“区域 ID”映射到标准芯片间通信标准“UCIe”的物理地址空间并进行传输。这使得内存管理单元 (MMU) 和实时内核能够实现安全的访问控制，即使在芯片组之间也能满足功能安全标准的要求。此外，他们还实现了 51.2 GB/s 的高速传输。

另一项技术则将强大的AI处理能力与汽车级品质相结合。此前模块化的时钟脉冲发生器（CPG）已被拆分，微型CPG（mCPG）被放置在子模块级别。这显著降低了共享时钟源的延迟。

然而，当mCPG采用多层结构时，测试时钟的同步变得困难。因此，本研究将测试电路集成到分层CPG架构中，并将用户时钟和测试时钟合并为一条路径。此外，上下两层mCPG即使在测试模式下也使用同一时钟源进行同步，从而可以同时调整所有mCPG。

此外，他们还开发了采用90多个功率域的功率门控技术，实现了功率效率和安全性的双重提升。具体而言，该技术能够根据运行条件，实现从几毫瓦到几十瓦的精确功率控制。功率开关（PSW）分为“环形”和“行形”两种类型。通电时，环形PSW抑制浪涌电流，行形PSW均衡域内的阻抗。与传统技术相比，这使得IR压降降低了约13%。

该系统采用双核锁步 (DCLS) 配置，其中主控单元和检测器分别由独立的电源开关和控制器控制。即使一侧发生故障，也能通过锁步运行检测到异常。此外，对每个电源开关 (PSW) 的门极信号进行回溯监测，可在发生异常时检测到关断信号。电压监测采用耐温差的数字温度监测器，使抗老化性能提高了 1.4mV。

3nm TCAM技术实现了业界最高的内存密度

2026年2月18日，瑞萨电子（以下简称瑞萨）宣布推出采用3nm FinFET工艺的可配置三态内容寻址存储器（TCAM）技术。该技术有助于提高TCAM密度、降低功耗并增强功能安全性，也可应用于汽车SoC（片上系统）。

TCAM 是一种专用于搜索的存储器，例如，它可以在一个时钟周期内从存储器中存储的所有信息中查找与输入值匹配的数据。RAM 通过指定地址输出数据，而 CAM 则通过地址输入数据并输出数据。

在汽车应用中，TCAM 用于通信控制，以确定将从传感器获取的信息发送到哪个处理器。瑞萨电子目前为 7nm 及以下工艺提供 TCAM 的知识产权 (IP)。

随着5G的普及以及云计算和边缘计算的扩展，流量迅速增长，TCAM现在需要大规模且多样化的配置，例如246位×4096条目。然而，依赖硬宏的传统大容量TCAM面临着诸多挑战，例如，由于存储体和中继器的增加，外围电路面积增大，导致时序收敛困难。此外，搜索过程中的功耗也会增加。而且，汽车应用还需要更高的功能安全性。

瑞萨电子新开发的TCAM硬宏是一个细粒度的内存编译器，支持8到64位的搜索键宽度和32到128的条目深度。通过将此硬宏与基于工具的自动软宏生成技术相结合，可以构建一个可配置的结构，以单个宏的形式覆盖广泛的应用，甚至可以支持246位×4096条目的大型结构。这使得在单个芯片内灵活、高密度地实现各种TCAM结构成为可能。据瑞萨电子称，该内存密度为5.27 Mbits/mm² ， “处于业界最高水平”。

该硬宏配备了完整的失配检测电路，并执行两级流水线搜索。第二级根据第一级的搜索结果控制是否继续或停止搜索，从而降低功耗。根据瑞萨电子的演示，在 64 位到 256 位 x 512 个条目的配置中，能耗降低了以下数值。

• 宏列（位宽）方向的流水线搜索（键值除以 64 位以上）：最高可减少 71.1% 的开销

• 宏行（输入深度）方向的流水线搜索（无键拆分/64 位或更少）：最多可减少 65.3% 的搜索量

在 256 位 x 512 项的配置下，搜索能耗仅为 0.167 fJ/位，表明其功耗极低。此外，时序负载也得到了分散，从而实现了更快的时钟频率，最终达到了 1.7GHz 的搜索速度。因此，TCAM 的整体性能指标 FOM（品质因数，密度 x 速度/能耗）达到了 53.8，瑞萨电子表示，这“与之前的研究相比，性能最佳”。

汽车应用的功能安全性也得到了增强。在TCAM中，地址相同的位单元在物理上是相邻的，因此如果发生软错误和双位错误，则无法使用传统的错误检测/纠正方法SECDED（一种纠正一位错误并检测两位错误的ECC方法）来纠正错误。

相比之下，该技术将由用户数据和 ECC 奇偶校验组成的数据总线分为奇数总线和偶数总线，以确保存储单元之间的物理距离，从而将双比特错误减少到相当于单比特错误，并使其可纠正。

此外，通过将ECC奇偶校验信息存储在专用SRAM中，并采用独立于TCAM的地址解码器，可以提高对写入TCAM时选择错误地址情况的检测能力。这些改进显著提升了汽车应用所需的功能安全覆盖范围。

这项技术不仅适用于汽车应用，也适用于传感器和处理器之间高速数据交换的工业和消费电子设备。瑞萨电子将继续开发此类存储器架构技术。

（来源：编译自eetjp）

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4324期内容，欢迎关注。

加星标⭐️第一时间看推送

求推荐