混合键合，是必须的吗？

公众号记得加星标⭐️，第一时间看推送不会错过。

混合键合(HB: Hybrid Bonding)技术现在在长江存储YMTC、KIOXIA和Western Digital(SanDisk)等3D NAND制造商中很常见。长江存储YMTC将其命名为Xtacking（Xtacking1.0至Xtacking4.x），而KIOXIA/Western Digital将其命名为CBA(BiCS8)。

HB技术有什么好处？在HB工艺技术中，存储器阵列和外围电路分别在两个不同的晶圆（NAND 阵列晶圆和外围逻辑晶圆）上制造，然后通过数百万对小间距金属通孔键合在一起。使用HB可显著提高存储密度，并提供更高的I/O速度。Micron、Samsung和SK hynix的当前CuA、COP和4D PUC NAND器件将很快转向HB结构。未来，HB技术还可用于DRAM微缩，例如混合键合3D DRAM和先进HBM器件(HB-HBM)。

微凸块Microbumping广泛应用于HBM DRAM芯片管芯多层堆叠的HBM器件，例如8Hi、12Hi 或16Hi。三大HBM制造商对HBM3和HBM3E使用TC-NCF或MR-MUF/高级MR-MUF堆叠体系结构，堆叠8Hi或12Hi。同时，他们正在开发堆叠16Hi或更多的HBM3E和HBM4。

由于 HBM 垂直尺寸受到限制，为了实现整体目标封装外形尺寸，HBM DRAM堆叠必须降低复合芯片模块高度。根据JEDEC标准，HBM模块高度外形尺寸在HBM3之前为720µm，HBM3E及以上为775µm。随着堆叠的HBM DRAM芯片数量从8个或12个增加到16个、20个，甚至24个，相应地，HBM模块的高度也只能增加，而 JEDEC标准却不能放宽（图1和图2）。

图1 在一块中间介质芯片管芯上HBM模块的厚度趋势

图2 HBM DRAM堆栈的间隙填充结构（当前）与无间隙结构（HB: Hyper Bonding）

这意味着必须减小HBM DRAM芯片厚度和间隙。目前，HBM3器件的HBM DRAM芯片管芯厚度为55µm，8芯片堆叠HBM3的微凸块高度为14.5µm。对于AMD MI300X 的新型12芯片堆叠HBM3器件，TechInsights已确认芯片管芯厚度已减小至37µm，以保持遵守当前的JEDEC标准。未来，在芯片厚度为20µm 且采用混合键合互连等无间隙结构的情况下，16堆栈、20堆栈甚至24堆栈可用于具有775µm外形尺寸的HBM模块。16Hi结构可以使用当前的MR-MUF或TC-NCF，而进一步去减小HBM DRAM芯片厚度；然而，由于堆叠高度、I/O密度和热管理方面的限制，20Hi或24Hi HBM应该采用HB技术。对于当前的热压粘合HBM工艺集成而言，HBM模块的持续缩放将非常具有挑战性。HBM芯片制造商目前正在开发HB技术，面临的挑战包括成本、缺陷、翘曲、材料、产量、对准、工艺温度、吞吐量以及更紧凑的TSV/HB焊盘间距。

（来源：编辑自Jeongdong Choe）

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4273期内容，欢迎关注。

加星标⭐️第一时间看推送，小号防走丢

求推荐