日本造出1.4nm制程“光刻机”，靠谱吗？

随着 5G、IoT 及移动终端的快速迭代，高性能芯片需求激增，推动电路设计日益微细化。然而，鉴于传统制造工艺能耗巨大，行业近年来迫切寻求一种兼顾图形微缩与低功耗的全新制造方案。

近日，大日本印刷株式会社（DNP）宣布开发出一款线宽 10 纳米的纳米压印光刻（NIL）模板。DNP 宣称，该技术可支持1.4 纳米工艺级别的逻辑芯片图形化需求，并有望在特定领域替代昂贵的极紫外光刻（EUV）工艺。

DNP 透露，目前已与半导体客户启动评估工作，计划于 2027 年正式量产，目标是在 2030 财年实现 NIL 模板销售额达 40 亿日元（约合人民币 1.82 亿元）。

在 DNP 的公告中，自对准双重成像（SADP）技术被视为此次突破的关键，其克服了传统微缩瓶颈。该工艺利用电子束掩膜刻写技术形成基础图形，再通过成膜与蚀刻工艺使图形密度翻倍。结合 DNP 长期积累的光刻掩膜版制造底蕴与先进的晶圆工艺技术，成功达成了此次目标。

DNP 的前身秀英舍始于 1876 年，曾是日本引进西方活版印刷的先驱，长期承担钞票与书籍印制重任。二战后，DNP 以前瞻性的“扩展印刷”理念重塑自我，将印刷重新定义为在任何基材上进行微细材料的精准涂布与定影。

基于此逻辑，DNP 曾在 1958 年利用蚀刻技术制造出电视机荫罩，首次跨界电子领域。随后，公司将精美画册的制版技术升级为半导体光刻掩膜版；将色彩管理优势转化为屏幕彩色滤光片；将包装涂布工艺演进为锂电池软包。自 2003 年以来，DNP 一直致力于开发纳米压印光刻模板，并与佳能有所合作。

要理解 DNP 此次突破的分量，首先必须看清目前横亘在芯片制造面前的那座大山——极紫外光刻（EUV）。

作为目前人类制造先进制程芯片的唯一量产工具，EUV 光刻机被誉为“半导体工业皇冠上的明珠”。其核心原理是利用波长仅为 13.5 纳米的极紫外光，像一台原子级别的超精密照相机，将复杂的电路图投射并雕刻在硅晶圆上。没有它，无论是苹果的 A 系列芯片，还是英伟达的 AI 算力核心，都无法突破 7 纳米的物理制程极限。

然而，目前荷兰的 ASML 是全球唯一能生产 EUV 光刻机的企业，牢牢扼守着高端芯片制造的入场券。其 2024 年年报披露：当年净系统销售中包含 44 台 EUV 系统。

这种垄断地位伴随着惊人的成本门槛：一台标准 EUV 光刻机的售价高达 1.5 亿至 2 亿美元，而为了冲击 2 纳米工艺研发的新一代 High-NA EUV 设备，单价更是飙升至 3.8 亿美元。

除了系统集成商 ASML，德国蔡司独家供应着极致精密的光学镜头系统，而日本企业（如 JSR、东京应化、豪雅等）则在光刻胶、掩膜版等关键材料端占据统治地位。至于买家，全球仅有台积电、三星和英特尔等少数几家巨头有财力组建 EUV 产线。

不同于 EUV 极度复杂的光学投影系统，NIL 走出了一条完全不同的路径：由刻转压。其核心原理类似于物理盖章：利用刻有电路设计微观结构的模板（母版），直接压入涂有感光树脂的基板表面，通过物理接触转印出超微细的图案。

NIL 于 1995 年诞生，当时普林斯顿大学 Stephen Chou 提出大胆设想：避开复杂的光学衍射极限，直接用模具压出电路。 这一方案在实验室轻松实现了 10 纳米以下分辨率，被视为挑战摩尔定律的颠覆性创新。

然而，工业化之路布满荆棘。物理接触带来的颗粒污染与套刻精度难题，让 NIL 难以满足 CPU 制造的严苛要求。在 ASML 光刻机的统治下，NIL 转而在 LED 衬底、机械硬盘磁道以及生物芯片等细分领域寻找生存空间。

真正的转折点发生在 2014 年。在光刻机战场失利的佳能决定孤注一掷，收购了 NIL 技术的领头羊 Molecular Imprints，试图另辟蹊径挑战 ASML。

随后，日本 NIL 联盟悄然成型：佳能负责制造压印设备，DNP 与 Toppan 负责攻克高精度模板，而 Kioxia 则在产线上进行长达十年的实战验证。直至 2023 年，佳能交付首台商业化设备，号称可以生产 5 纳米及更先进的芯片。

其工艺流程简洁明了。压印，将模板精准压向预涂光敏树脂的基板；固化，使用紫外线照射，使树脂瞬间硬化定型；脱模，分离模板，留下完美的纳米级树脂图案；转印，以树脂图案为掩膜进行蚀刻，将电路“转移”至硅片本体。

这一技术路线直接击穿了 EUV 的四大痛点：建线贵、曝光贵、能耗高、生态门槛高。数据显示，与目前主流的浸没式氩氟（ArF）光刻及昂贵的极紫外（EUV）光刻工艺相比，NIL 工艺能将电力消耗大幅降低至约十分之一。

仅从理论层面来看，NIL 确实具备应用于尖端芯片图形化工艺的潜力。它是极少数能够达到 EUV 级分辨率，且暂未表现出明显阻碍大规模量产特征的技术之一。此外，相较于 EUV 光刻机，NIL 设备结构更为精简，制造成本更低，能耗也显著减少。

然而，在全面盘点各项技术障碍后，半导体研究机构 Semianalysis 得出结论：NIL 目前的工艺规模与稳健性，尚不足以支撑尖端逻辑芯片与存储芯片的制造需求。

最根本的制约因素之一在于掩膜版的耐用性。由于涉及物理接触，昂贵的掩膜版极易损耗。尽管宣称寿命很长，但在实际生产中可能仅能维持 50 片晶圆左右，这导致成本居高不下。

第二大核心难题是套刻精度不足。物理压印会导致晶圆微小形变，使得多层电路的对准误差高达实际需求的四倍。

即便解决了掩膜寿命与套刻精度的物理难题，NIL 仍面临“图形保真度”的挑战。接触式工艺天生容易引入颗粒污染，这对良率是致命打击。

此外，NIL 的生态系统尚未成熟。在光刻胶、压印材料、固化工艺及图形转移（刻蚀/沉积）等环节，NIL 的配套成熟度远不及光学光刻，后者坐拥数十年积累的深厚工艺经验。

最后，尽管 NIL 在设备成本与功耗数据上颇具吸引力，但其生产效率相比 EUV 光刻机仍是短板。例如，佳能 NIL 设备的标称产能在单机模式下约为每小时 25 片晶圆，集群配置下约为每小时 100 片。相比之下，现今 EUV 光刻机的速度至少是其两倍，且 ASML 计划在未来几年内将产能提升至每小时 400 到 500 片。

佳能虽于 2023 年交付了首台商业化设备，但目前的公开客户仅为科研机构（得克萨斯电子研究所），这也侧面印证了行业对其大规模量产能力的谨慎态度。

这一系列因素叠加，注定了 NIL 目前尚无法满足先进制程节点的生产要求。然而，这绝不意味着 NIL 毫无用武之地。

在众多对套刻精度与缺陷率容忍度相对较高的应用场景中，NIL 仍大有可为，比如适用于次先进制程的逻辑芯片或存储芯片制造；以及在微光学元件、微机电系统、传感器以及超透镜的特殊图形化工艺中，NIL 具备独特优势。

1.https://www.global.dnp/zh-CHS/news/detail/20177718_4126.html

2.https://bits-chips.com/article/dnp-unveils-10-nm-nanoimprint-template-for-next-gen-chip-production/

3.https://ourbrand.asml.com/m/79d325b168e0fd7e/original/2024-Annual-Report-based-on-US-GAAP.pdf#page=1

4.https://newsletter.semianalysis.com/p/nanoimprint-lithography-stop-saying