ASML亮相进博：展出两款新型光刻机！赋能“2D微缩+3D集成”，延续摩尔定律新生命力

2025进博会

续写摩尔定律，重点在于芯片技术突破、架构范式创新、生态协同演进的三位一体。在此背景下，光刻、封装、量测的技术创新已成为突破算力边界的核心支撑，是决定未来算力边界的关键变量。

在今年的进博会中，ASML以“积纳米之微，成大千世界”为主题精彩亮相技术装备展区集成电路专区。通过震撼的视觉特效，呈现ASML如何通过技术协同来推动AI时代下的摩尔定律持续演进。其展台主屏幕播放的ASML科技大片堪称技术史诗篇章。从2D微缩到3D集成，ASML凭借全景光刻赋能AI发展，不断推动摩尔定律前行。

刚刚结束的进博会，可谓是全球AI技术与应用的 "超级展示台"，不仅呈现了 AI 如何改变医疗、制造、消费等传统行业，更展现了全球AI产业开放合作的新图景。先进技术支撑着超高算力和高性能存储的发展，并全面加速各类创新的应用进程。

AI，无疑是下一个风口！

01

AI重构芯片需求

摩尔定律开启智能算力新时代

AI掀起的科技浪潮，正驱动着全球对芯片的空前需求。随着AI大模型（如 GPT-5参数超 1 万亿）、自动驾驶（L4 级需 1000+ TOPS 算力）、量子计算协同（需高精度控制芯片）等场景的需求升级，AI芯片的需求成为必须。

谈到芯片，摩尔定律是绕不开的话题。1965 年，戈登・摩尔预测，从 1965 年到 1975 年的 10 年间，芯片上的元件数量将从 60 个增长到 6 万个。这是一个相当大胆的推测，但最终结果却惊人地准确。制程越先进，晶体管尺寸越小，相同芯片面积内可集成的晶体管越多，算力潜力越强。从1947年的点接触晶体管，到平面MOSFET半导体场效应晶体管，再到鳍式场效应晶体管 (FinFET, 22nm 节点) 和环绕栅极晶体管 (GAA, 3nm节点)为代表的三维立体晶体管，以及正在探索的互补场效应晶体管 (CFET），半导体产业通过光刻精度提升、晶体管结构创新和材料体系升级，实现了芯片技术性能和功能的一次次质的飞跃。这一逻辑正是源于摩尔定律的核心本质，即“每18-24个月，单位面积晶体管密度翻倍”。

摩尔定律的核心是晶体管密度的持续提升，但是随着晶体管缩小至10nm以下，“性能-功耗-成本”的黄金三角则被打破。传统芯片（如CPU）以冯・诺依曼架构为核心，强调指令集通用性和顺序执行效率，其设计目标是适应办公、娱乐等场景的多样化任务需求。而 AI 芯片的架构创新围绕并行计算、低延迟、高吞吐量展开，必须引入专用加速单元，需要芯片具备“专用计算单元、高带宽存储、精简指令集、无多任务冗余”的架构设计。算力是AI芯片的引擎，而算力的基础是单位面积内的晶体管数量，本质是对“晶体管物理特性”的极致压榨。

面对AI驱动的芯片需求重构与制造困局，行业已形成共识：续写摩尔定律，需依靠“2D 微缩”与“3D 集成”两大核心路线 —— 前者通过持续缩小晶体管尺寸提升密度与能效，后者借助堆叠和封装突破平面极限。而在这两条路线中，光刻技术是关键支撑技术，它既助力2D微缩向更先进节点演进，又配合 3D 集成开辟“垂直维度”，让摩尔定律以新形式延续。

02

光刻创新助力

摩尔定律迈向“2D+3D”双轨时代

半导体产业的演进进程以制程微缩与晶体管结构创新为核心驱动，共同推动芯片计算能力呈指数级提升。为实现这一目标，行业正聚焦2D微缩和3D集成两大方向迈进后摩尔时代，通过不断创新和技术迭代，提升芯片性能与能效，以更低能耗和成本实现更高良率，赋能客户与行业迎接AI发展机遇。

2D微缩的持续迭代

2D是指传统的平面封装，它将一个或多个芯片（裸片）水平排布在同一基板表面，通过导线、焊点或基板布线实现芯片间及芯片与外部电路的横向互连。为应对AI对芯片算力和能效的极致要求，全球半导体制造商正持续推动芯片尺寸微缩，以在单位面积内集成更多晶体管。

光刻是芯片制造的“灵魂工艺”，其本质是通过光化学反应将设计好的电路版图从掩模版转移到硅片上。光刻是实现2D微缩的核心工艺，从 DUV到EUV，再到High-NA EUV，光刻技术的每一次突破都为2D微缩打开新空间。光刻技术的分辨率提升推动封装从低密度向高密度演进，而封装的需求又倒逼光刻技术的突破创新。2D微缩正是通过光刻、材料和封装工艺的持续迭代，在二维平面上提升芯片集成密度与性能。

3D集成助力规模化量产

3D集成是一种通过在垂直方向堆叠多层芯片或器件，并通过硅通孔 (TSV)、混合键合等垂直互连技术实现层间通信的先进立体集成技术。它通过垂直互连、堆叠工艺、材料创新、系统架构创新的协同突破，从“追求性能”转向“平衡性能、功耗与成本”，重塑半导体产业格局。

在3D集成领域，ASML遵循的是“三维纵向突破驱动摩尔定律”，核心逻辑在于通过3D 集成技术重构芯片的空间架构，以全景光刻方案破解三维制造的精度与效率难题，最终为 AI 等高性能计算需求提供 “性能 - 能效 - 成本” 平衡的量产路径。

DUV，光刻领域的中坚力量

DUV（深紫外光刻）作为芯片制造中90%结构层的制造力量，是光刻的主力军，扮演着精度锚点和工艺枢纽的双重角色，贯穿着芯片制造的全工艺链条，是2D微缩和3D集成从“实验室创新”走向“产业规模化”的核心支柱。从进博会展示的AI服务器，到路边的自动驾驶汽车，再到工厂的工业控制器，这些影响着我们生活方方面面的芯片的背后，都有DUV光刻机的身影。

在此次进博会上，ASML所展示的TWINSCAN XT:260 i-line 光刻机和TWINSCAN NXT:870B 光刻机，让我们再次见证了ASML在DUV领域的“不可替代性”。

据介绍，TWINSCAN XT:260 i-line 光刻机是ASML首款可服务于先进封装领域的光刻系统。通过光学系统的创新，这款i-line光刻机具有大视场曝光，能够有效提升先进封装的效率、性能和良率，并降低单片晶圆的成本，相较于现有机型可提高4倍生产效率。目前，TWINSCAN XT:260已于今年第三季度实现商业发货，除服务于先进封装之外，还可以支持主流市场的其他广泛应用。

而TWINSCAN NXT:870B，通过多方面的技术优化，以及在升级的光学器件和最新一代磁悬浮平台的支持下，该产品可实现每小时晶圆产量（wph）400片以上，并为键合后的套刻和阶梯式工艺提供强大的校正能力。NXT技术的创新应用，正在赋予KrF机台更卓越的校正能力与生产效率。

ASML在DUV领域的创新，远不止这些。据了解，在 DUV光刻机中创新引入钻石涂层技术，也是ASML此次进博会的亮点之一。通过引入钻石涂层技术，ASML再次突破传统设备的性能瓶颈，能够有效减少设备磨损，延长使用寿命，降低更换需求与维护成本。

DUV 设备的成熟度与成本优势，可有效降低 AI 推理芯片、边缘芯片的制造成本，满足市场对 “高性价比算力”的需求，加速3D集成的规模化应用。无论是2D微缩对更小晶体管尺寸的追求，还是3D集成对精度堆叠工艺的要求，都离不开光刻技术的持续迭代。从行业整体演进来看，光刻技术的每一次突破都为双轨路线提供了关键支撑。

03

ASML全景光刻解决方案

全链条协同助力芯片突破创新

在ASML全景光刻解决方案中，“光刻机 – 计算光刻 - 光学量测、电子束量测与检测” 是三大支柱，形成完整的全景光刻体系。其中光刻机是推动芯片技术革新的核心设备；计算光刻通过先进算法提前模拟光刻过程，优化掩模图案，可有效降低光刻缺陷率；量测与检测设备则实时监控晶圆质量，确保每一步工艺的精度。这种技术闭环，不仅解决了芯片的良率难题，更通过数据驱动的工艺优化，降低了芯片制造的能耗与碳排放，契合全球可持续发展的政策要求，为AI芯片的规模化、低成本落地提供了可能，成为人工智能时代算力革命的底层支撑。

计算光刻：图像性能的保障

计算光刻作为全景光刻的核心环节，不仅为2D微缩提供更高精度的制程保障，也为3D集成的复杂堆叠工艺提供精准的图形复刻能力，是双轨路线良率提升的关键。光刻的核心逻辑是“用光源通过掩模版投影，在晶圆光刻胶上复刻设计图案”，但光的衍射（Diffraction）与干涉（Interference）特性，从物理层面打破了“理想投影”的可能性，这是图像形变的首要原因，核心诱因是光的物理特性与光刻胶化学反应的耦合作用。而这，正是计算光刻的舞台。

在芯片制造的微观世界中，光的物理极限本质上是指光的波动性对图形化精度的根本制约。这一极限由光学系统的衍射效应决定。当特征尺寸缩小至与光波长相当量级时，光通过掩模版后会发生衍射，导致晶圆上的图形边缘模糊、特征变形，最终无法精确复制设计图案。光的物理极限并非不可避免，而是激发计算光刻创新的源泉。

计算光刻通过“全流程物理建模 + 逆向优化算法”，成为破解这一难题的可行路径。计算光刻并非“消除物理 / 化学效应”，而是通过全流程建模精准预测形变，再通过逆向算法设计“故意失真的掩模版”，最终让晶圆上的实际图形回归设计目标。

光学量测与电子束检测：良率的守护者

良率是芯片制造的核心指标，它贯穿着从技术研发到商业化落地的全链条，直接决定企业的生存能力和产业竞争力。如果说计算光刻是软件算法来重构光刻过程，那么光学量测与电子束检测则是精度最高检测单原子缺陷的技术手段，它们共同构成半导体制造的“数字-物理”协同闭环。

随着芯片设计变得越来越复杂，精确且快速地测量变得至关重要。由此，ASML 研究员兼公司院士 Arie den Boef 开发出了YieldStar系统。它借助先进的光学和传感器技术实现晶圆图形质量的自动测量，并能提供实时的数据反馈，从而优化半导体制造流程。如针对键合产生的晶圆形变，Yieldstar可在键合后的关键工艺节点进行量测与扫描控制，以实现更加的套刻精度，帮助有效提供量测数据并及时校正，确保芯片层层精确对齐，互联更短、更快，可实现集成度和性能的同步跃升。

除了光学量测，ASML全景光刻解决方案还包含另一位 “火眼金睛”，那就是电子束量测与检测系统。它通过聚焦高能电子束与样品相互作用产生的二次电子、背散射电子、特征 X 射线等信号，实现对晶圆表面形貌、内部缺陷及成分的纳米级分析。在电子束量测与检测领域，ASML 通过并购整合与技术创新，目前已经是该技术的引领者。其最新发布的eScan 1100，作为ASML首款实现在线缺陷检测（涵盖物理缺陷和电性缺陷）的25束电子束检测系统，其晶圆量测吞吐量提升至单束系统的10倍以上。未来， ASML计划将电子束数量扩展至2700束，实现测量能力的飞跃，进一步优化良率。

结束语

AI 已成为行业核心驱动力，其规模化落地推动芯片需求从单纯性能叠加转向 “功能、性能、能效” 的系统性重构。“2D微缩”和“3D集成”是芯片行业

在技术领域延续摩尔定生命力的两大核心路线，光刻则是推动芯片技术革新的核心枢纽。它们通过不断创新，共同应对算力和能源等方面带来的挑战，满足不同制程节点对性能和功能的需求。

ASML“铁三角”体系的光刻系统持续推动2D微缩，同时赋能先进封装与3D集成；计算光刻突破光学物理极限，智能优化成像；量测与检测是保障芯片质量的关键技术。此外，全景光刻解决方案还为3D集成的核心键合工艺提供坚实支持，帮助减少晶圆形变所导致的对准误差、保障芯片精准堆叠，并实现更短、更快的互联。

作为全球光刻设备领导者，ASML 以 “光刻机、计算光刻、量测检测” 三角合力的全景光刻解决方案赋能行业变革。这种全链条协同推动的战略布局，延续了摩尔定律在AI时代的生命力，为AI芯片的技术突破筑牢基石，成为连接芯片制造与的AI应用落地关键桥梁！