惊爆！美企 X 射线光刻机造 2nm 芯片，成本仅 EUV 1/10 ！（技术原理详解）

关注我们 设为星标

美国初创公司 Substrate 的 X 射线光刻技术研发进展

美国初创公司 Substrate 正在研发一款新型 X 射线光刻（XRL）系统，该系统采用基于粒子加速器的光源。相比传统极紫外（EUV）光刻技术，这款新系统有望实现更卓越的性能与成本效率，目标是达到与阿斯麦（ASML）2nm 级工艺相当的分辨率，且该公司声称未来还能在此基础上进一步突破。此外，Substrate 在官网中详细提及，其技术不仅生产成本低于竞品，还计在 2030 年前实现更高精度的分辨率。

然而，Substrate 研发的这款设备似乎与现有设备及生产流程不兼容，若要成功落地，需重构整个供应链。不过，该公司并无销售设备的计划，而是打算自建晶圆厂，提供代工服务。

高昂设备成本与芯片行业现状设备与晶圆厂成本攀升

“设备昂贵 = 芯片昂贵”，这是当前芯片行业的显著现状。随着集成电路特征尺寸不断缩小，芯片制造商使用的光刻设备复杂度与成本持续飙升：

ASML 的 NXE:3800E 低数值孔径（Low-NA）EUV 光刻机，单台成本约 2.35 亿美元；

其 EXE:5200B 高数值孔径（High-NA）EUV 光刻机，单台成本更是高达约 3.8 亿美元。

设备成本的上涨直接导致晶圆厂建设成本激增，芯片生产成本也随之攀升。

未来成本预测与行业影响

Substrate 预测，到 2030 年，一座先进晶圆厂的建设成本将达到约 500 亿美元。这一高昂投入意味着，未来半导体生产将集中在少数资金雄厚的企业手中。

同时，晶圆厂建设成本的增加还将推高 300 毫米晶圆的制造成本。该公司称，采用先进制程时，300 毫米晶圆的成本可能飙升至 10 万美元。这一价格将使小型企业难以承担先进芯片的研发与生产。而 Substrate 的目标是改变这一局面，计划在 2030 年前将晶圆价格降至仅 1 万美元。

Substrate 在一份声明中表示：“我们已找到一条路径，能将先进硅芯片的成本降至当前成本增长路径下的十分之一。到2030年之前，Substrate 生产的晶圆成本将接近 1 万美元，而非 10 万美元。”

粒子加速器光刻技术的行业探索

值得注意的是，Substrate 并非唯一一家探索将粒子加速器用作 EUV 或极紫外以上（beyond-EUV）光刻光源的企业。仅在美国，过去 12 个月内就有两家公司 ——Inversion Semiconductor 和 xLight，以及约翰・霍普金斯大学的研究人员，宣布正在研发基于粒子加速器的光刻系统。此外，中国和日本的科研人员也在测试将粒子加速器用于半导体生产。

Substrate 的 X 射线光刻技术解析技术核心原理

Substrate 研发的新型光刻系统，核心是通过粒子加速器产生短波长 X 射线（或光），用于芯片制造。其目标是用紧凑、低成本的设备替代 ASML 昂贵的 EUV 光刻光刻机，实现 2nm 级（甚至该公司声称的更先进）工艺的晶体管图形曝光，并计划在本十年末将芯片生产成本降低 90%。

该技术的核心部件是一款定制化粒子加速器，具体工作流程如下：

未知发射器产生电子，加速器通过射频腔将电子加速至接近光速；

高速电子穿过间歇性磁场时获得动能，达到相对论速度，经操控后可产生特殊光线；

高速电子穿过一系列交替翻转的磁铁，受磁场作用“摆动”，释放能量并产生高强度相干 X 射线（或辐射）。

这种 X 射线的亮度 “是太阳的数十亿倍”，其脉冲强度足以达到所需的分辨率与剂量要求。随后，“一系列精密抛光的光学元件” 会聚焦 X 射线脉冲，将光罩图案投影到涂有光刻胶的硅晶圆上。

不过，Substrate 在官方描述中从未提及 “光罩（reticle）” 与 “光刻胶（resist）”，仅称 “明亮的光脉冲” 会被准直并 “直接传输至硅晶圆”。这一表述暗示其可能采用无掩模直写光刻技术 —— 该技术虽适用于研发，但速度远不足以满足芯片量产需求，不过这一推测尚未得到证实。

技术细节与当前进展

Substrate 对其技术的描述十分简略，且缺乏细节（可能出于竞争保密考虑），难以深入分析。但从 “X 射线” 这一关键信息可推断，其涉及的电磁辐射波长范围为 0.01nm-10nm，能量范围为 100 电子伏特（eV）-100 千电子伏特（keV）。波长越短，可光刻的结构精度越高，但光线的控制与应用难度也越大。

结合 Substrate 目前的成果，其技术大概率采用软 X 射线（波长 1nm-10nm，能量较低），而非硬 X 射线（波长 0.1nm-1nm，能量较高）。

此外，短波长光线（包括 EUV 与 X 射线）易被多数材料吸收，因此需要特殊的配套技术：

采用精密抛光的反射镜，通过掠射角反射光线（避免吸收）；

实现超高精度对准；

搭建真空环境；

研发全新光刻胶，以承受高能光子且不损坏、不模糊。

Substrate 的现有技术成果关键性能指标突破

为证明其 XRL 技术的可行性，Substrate 展示了以下成果：

随机逻辑接触阵列：实现 12nm 临界尺寸（CD）与 13nm 尖端间距（T2T），图案保真度高；

随机过孔：中心间距 30nm，图案质量优异且临界尺寸均匀性好。

若当前能实现这些指标的量产，将彻底革新光刻行业—— 无需多图案曝光技术，就能在 2nm 级（及以下）工艺中实现双轴尺寸缩小。

与现有 EUV 技术的对比

目前，采用 0.33 数值孔径（NA）光学元件的 EUV 光刻机，在量产中可实现 13nm-16nm 的临界尺寸，足以通过单次曝光实现 26nm 最小金属间距（满足 2nm 或 3nm 级工艺需求）与 25nm 尖端间距（T2T）互联空间。

但现有 EUV 技术存在明显短板：芯片制造商为优化 Y 方向（临界尺寸 CD）分辨率以实现最窄金属线间距图案，往往会牺牲 X 方向分辨率，导致 T2T 图案曝光质量差、一致性低，进而引发桥连缺陷、随机缺陷、良率损失、设计规则复杂及尺寸缩小速度放缓等问题。

英特尔（Intel）虽在其 18A 工艺中，通过 X 方向图案整形工具缓解这一问题，但并未从根本上解决，还增加了生产流程的复杂性。

相比之下，若 Substrate 展示的实验室成果真实（非模拟数据），其设备在单次分辨率图案曝光的临界尺寸表现上，已超越现有低数值孔径 EUV 光刻机；而在高保真度尖端间距（T2T）曝光方面，更是远超现有设备。这意味着，Substrate 的 X 射线光刻设备或可替代 3nm、2nm 级工艺中昂贵的 EUV 多图案曝光技术，以及英特尔 18A 工艺中使用的图案整形技术。

更多性能数据

行业分析机构 SemiAnalysis 还从 Substrate 获取了更多性能数据，表现更为亮眼：

套刻精度：低于 1.6nm；

全晶圆临界尺寸均匀性（CDU）：0.25nm；

线边缘粗糙度（LER）：低于 1nm；

局部临界尺寸均匀性（LCDU）：低于 1.5nm。

若这些数据准确，其均匀性可媲美甚至超越 ASML Twinscan NXE:3800E 光刻机，但套刻精度（1.6nm）略逊于最新 EUV 光刻机 0.9nm 的机台匹配套刻标准。此外，Substrate 提供的图像中，接触孔的线宽均匀性表现较差。

总体而言，若 Substrate 展示的成果为真实实验室数据，意味着该公司已攻克 X 射线光刻的三大关键难题：

搭建包含电子枪与粒子加速器的光源；

研发掠入射反射镜系统，实现 X 射线的小角度反射与聚焦；

将整套设备压缩至可放入实验室的紧凑尺寸。

Substrate 面临的未来挑战

尽管取得了实验室突破，Substrate 仍需付出大量努力，才能将 X 射线光刻技术从实验室成果转化为可量产的实用设备。核心挑战在于，需同时实现光束稳定性、光学精度、光刻胶兼容性、套刻精度与商业化吞吐量 —— 这是此前所有 X 射线光刻平台均未达成的目标。具体挑战包括：

配套技术与材料研发

光刻胶适配：现有光刻胶针对低光子能量的 EUV 优化，无法兼容 X 射线，Substrate 需研发专用光刻胶，并实现量产；

光罩研发：需开发能承受 X 射线辐射的光罩；

反射镜量产：X 射线掠入射反射镜目前尚未量产，且不确定蔡司等现有厂商能否低成本、高可靠性地实现量产。

核心性能与生产难题

损伤与缺陷控制：需确保 X 射线不会损坏底层晶体管，也不会引入随机缺陷；

套刻精度提升：需将套刻精度降至 1nm 以下，以匹配 ASML 量产级设备的对准精度，这涉及晶圆处理、工作台重复性等高精度机械问题 —— 这些问题 ASML 花了数十年才解决；

吞吐量与良率：需实现商业化的生产吞吐量与稳定良率，而 ASML 的 EUV 设备为此耗费了数年时间。

Substrate 的战略模式与潜在影响独特的商业模式

Substrate 并无计划向英特尔、台积电等第三方企业出售其 X 射线光刻设备，而是打算在美国自建晶圆厂，部署更多自研设备，并提供代工服务，与现有芯片代工厂展开竞争。

战略的利弊分析优势

若该战略成功，Substrate 可能在美国政府眼中获得地缘政治重要性，甚至推动半导体供应链重心向美国转移 —— 其设备的分辨率与性能或超越 ASML，代工服务的设计周期与产能或优于台积电。

劣势

成本与复杂度高：单座高端晶圆厂建设需数百亿美元投资，且 X 射线光刻缺乏现成的供应商与服务生态，进一步增加了难度；

设备与晶圆厂整合难：需将自研 XRL 设备与晶圆厂内数百台其他设备整合，或说服应用材料、科磊、泛林等供应商协助整合，这需要额外投入大量资金；

资源与回报压力：同时推进设备研发与晶圆厂运营，将极大消耗 Substrate 的技术与财务资源。投资者在投入数百亿美元后，会要求获得回报，这使得该公司 “2030 年前将晶圆成本降至 1 万美元” 的目标更难实现。

邀请报名EDA技术大会 11月28日 上海 免费