全球首个六层堆叠CMOS，来了

公众号记得加星标⭐️，第一时间看推送不会错过。

来 源： 内容来自techxplore 。

沙特阿拉伯阿卜杜拉国王科技大学（KAUST）的研究团队在芯片设计领域创下纪录，成功实现了全球首个六层堆叠式混合CMOS（互补金属氧化物半导体）结构，用于大面积电子器件。此前，全球尚未有混合CMOS超过两层堆叠的报道。这一成果不仅刷新了集成密度与能效的新标杆，也为电子器件的微型化与高性能发展开辟了新可能。

相关研究论文已发表于《自然·电子学（Nature Electronics）》。

在众多微芯片技术中，CMOS芯片几乎存在于所有电子设备中——从手机、电视到卫星与医疗装置。与传统的硅芯片相比，混合CMOS芯片在大面积电子领域更具潜力。而电子器件的微型化，是实现柔性电子、智能健康与物联网（IoT）的关键，但目前的设计方法正逐渐逼近极限。

KAUST副教授、研究负责人、先进半导体实验室（Advanced Semiconductor Laboratory）主导者李晓航（Xiaohang Li）指出：“半导体行业长期以来依靠缩小晶体管尺寸来提升集成密度，但我们正触及量子力学的极限，同时成本也在飙升。要继续前进，我们必须跳出传统的平面缩放思路——将晶体管垂直堆叠，是一条极具潜力的道路。”

通常，芯片制造过程需要几百摄氏度的高温，这可能会在添加新层时损坏底层结构。而KAUST团队的制程中，所有步骤的温度均未超过150°C，大部分工序甚至在室温下完成。

此外，层与层之间的表面必须尽可能平整。该团队在新设计中优化了制程，使表面比以往工艺更加光滑。对于垂直堆叠，层间还需精准对齐以确保最佳连接，研究人员在这一环节也实现了显著改进。

论文第一作者、博士后研究员萨拉瓦南·尤瓦拉贾（Saravanan Yuvaraja）表示：“芯片设计的核心，就是在更小的空间内实现更强的性能。通过对多个制造步骤的优化，我们提供了一套可行蓝图，能够在垂直方向上扩展，并让功能密度远超当今极限。”

此外，KAUST教授马丁·希尼（Martin Heeney）与兼职教授托马斯·安托普洛斯（Thomas Anthopoulos）也参与了该研究。

https://techxplore.com/news/2025-10-scientists-stacking-semiconductor-transistors-large.html_rewarded

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4199期内容，欢迎关注。

加星标⭐️第一时间看推送，小号防走丢

求推荐