21年首次扩建，佳能光刻机跟着AI沾光

近日，佳能宣布其位于日本宇都宫市的光刻设备生产基地扩建工程已圆满收官。这座占地 6.7 万平方米的新工厂，计划将于 9 月正式投入生产。

据日媒报道，这是自2004年该光刻机工厂落成后，时隔21年的首次扩建。此次投入 500 亿日元（约合 23.94 亿人民币），彰显了佳能在半导体制造领域的勃勃雄心。此外，在全球 AI 浪潮下，光刻设备市场格局正发生着微妙变动。​

我们都知道，在半导体制造流程里，光刻设备处于极为关键的位置，其作用是将设计好的电路图案精准地转移到硅晶圆上，光刻的精度直接决定了芯片的性能与集成度。

长期以来，ASML在EUV光刻机市场极高的技术壁垒，使其几乎垄断了高端光刻设备市场。而佳能、尼康等日系厂商在竞争中逐渐落后于 ASML。

虽然直到现在佳能在光刻机领域依然只存在中低端市场，不过目前来看，其在生产成本与能耗控制方面，特别适合AI产业催生的半导体需求。​

目前，佳能正持续优化传统深紫外光刻（DUV）设备性能。在原有的生产线上，佳能引入了新一代高精度激光光源技术，使得 193nm 波长曝光能力提升至 8nm 以下制程水平。这一改进显著增强了 DUV 设备在成熟制程芯片制造中的竞争力。

像驱动 IC、电源管理芯片、MCU、功率器件等 90nm 以上节点的 "成熟制程" 芯片制造，DUV 设备都能发挥重要作用。并且，由于 DUV 设备技术成熟，开发成本相对较低，在全球晶圆代工产能中，成熟制程（28nm 以上）产能比预计在 2023 - 2027 年维持在约 70%，这意味着 DUV 设备在未来相当长的时间内仍有广阔的市场空间。​

另一方面，佳能加速推进自主研发的纳米压印光刻系统（NIL）。

纳米压印光刻技术摒弃了传统光刻复杂的光学系统，通过物理压印的方式直接将电路图案复制到晶圆上，就如同盖章一般。

这种技术路线优势明显，能将传统光刻工艺的工序步骤减少 40%，在成本控制和能耗效率方面表现卓越。以 ASML 的 EUV 光刻机为例，其单台售价高达 2 亿，维护费每年上千万，而佳能的纳米压印设备价格仅为其十分之一左右，能耗更是低至 EUV 的 10%。在技术指标上，2023 年佳能推出的 FPA - 1200NZ2C 设备，线宽能够达到 14nm，足以满足 5nm 制程芯片的制造需求，并且纳米压印技术理论上能压出 1nm 线宽，佳能更是计划下一步将线宽做到 10nm 。目前，三星电子已在 3nm 工艺中对 NIL 技术展开验证，台积电也将其列为下一代备选方案，这表明纳米压印技术正逐步获得行业的认可。​

新工厂的投产将极大地扩充佳能的产能。预计到 2027 年，新工厂年产能将达到 120 台。结合宇都宫现有基地（80 台 / 年）和阿见工厂（130 台 / 年），佳能光刻设备的总产能将突破 330 台。这一数字相较于 2024 年 233 台的出货量，增长近 42%，直逼 ASML 当前年产 400 台的产能规模。虽然在代表高端芯片制造能力的 EUV 领域，ASML 凭借 92% 的市场份额占据绝对统治地位，但佳能在纳米压印赛道的发力，正在悄然改变市场竞争态势。据世界半导体贸易统计组织（WSTS）预测，2026 年全球半导体市场规模将达 7607 亿美元，其中 AI 芯片相关需求占比将突破 35%。在这个价值千亿美元的细分市场中，佳能试图凭借差异化技术路径抢占先机。​

行业分析师指出，佳能的战略正在重塑光刻机市场的竞争维度。

短期内，佳能凭借 DUV 设备性价比高的优势，进一步巩固在成熟制程市场的份额。从中长期来看，依托纳米压印技术，佳能能够开辟中低端 AI 芯片制造的新赛道。这种策略既避免了与 ASML 在 EUV 领域的正面冲突，又牢牢抓住了 AI 算力基建爆发带来的市场机遇。

据 IDC 测算，2025 年全球 AI 服务器出货量将达 460 万台，对应的光刻设备需求缺口超过 1500 台，这为佳能的技术转型提供了广阔的施展空间。​

随着 Chiplet 技术和异构集成趋势的加速发展，光刻设备的需求不再局限于单一的先进制程，而是朝着多元化解决方案的方向转变。佳能此时加大在纳米压印领域的投入，恰好赶上 AI 算力基础设施建设的关键窗口期。