难逃一劫，EDA也面临制裁，看国产EDA厂商如何打响反击战

EDA工具被称为“芯片之母”，是芯片设计的重要核心。作为半导体产业链的关键上游环节，EDA工具为芯片设计提供电路设计、功能验证、布局布线等核心步骤的支持，为晶圆制造环节的良率和效率提供了有效保障，并确保在封测环节完成最终的设计验证。

当前，全球EDA市场呈现高度集中的格局，被Synopsys、Cadence、西门子EDA三巨头所垄断。前不久，这三大EDA公司接到了美国商务部BIS通知，要求暂停对整个中国大陆地区EDA和IP产品的服务与支持。

虽然美国的这一举措可能让国内的芯片设计厂商短期内面临EDA工具被卡脖子的困境，但国内EDA厂商在过去几年也获得了长足的发展，面对目前的行业困境，他们也在积极寻求应对之策。

尤其是数字EDA，更是当前的攻坚重点。随着芯片功能需求的日益复杂化，其设计规模也不断扩大。与此同时，先进制程工艺逐步向更小节点演进，使得芯片集成度和设计成本呈指数级增长。在此背景下，设计复杂度显著提升，影响因素日趋多元，因此通过设计验证及时发现缺陷与错误变得尤为关键。

高端数字EDA产品，由于数字流程的复杂性，目前国产EDA虽然实现了点工具的覆盖，但是力量比较分散，无法与国际三大家的工具形成竞争。合见工软是目前唯一一家可以覆盖数字EDA及IP的国产EDA企业。

面对EDA断供危机，首先响应的也是合见工软。6月3日，合见工软就宣布打响技术反击战，将关键EDA工具免费开放试用。首期可免费申请试用的软件包括：数字验证EDA、DFT全流程和系统级PCB设计软件。

6月24日，合见工软在上海召开了“2025合见工软新产品发布会暨技术研讨会”，推出了下一代EDA五款数字EDA及IP创新产品，包括下一代全场景验证硬件系统UVHS-2），下一代全功能高性能数字仿真器UVS+，以及下一代全功能高效能数字验证调试平台UVD+；同时，合见工软还发布了多款IP产品——推动智算互联的超以太网IP解决方案UniVista UEC MAC IP 以及国产自主研发支持多协议的32G SerDes PHY 解决方案UniVista 32G Multi-Protocol SerDes IP。此外，合见工软还宣布已成功点亮HBM3/E测试芯片，基于标准电压实现高达9600MT/s的数据传输。

其中，合见共软推出的数字验证最核心的基础工具——数字仿真/调试器，及支持大规模芯片设计的高端硬件验证平台，均实现了架构级迭代创新，是国产EDA技术创新的重大进展，多项性能比肩国际标杆水平，目标是打破数字高端大芯片验证EDA的国际厂商垄断。

这一款双模式的原型+仿真硬件系统已升级至第二代——UVHS-2。它搭载了全球最大的FPGA Xilinx VP1902，为大规模ASIC/SoC软硬件验证提供多样化应用场景设计，可广泛适用于AI智算、数据中心、HPC超算、智能驾驶、5G通信、智能手机、PC、IoT等各类芯片的开发过程。作为高效的软硬件验证解决方案，UVHS-2能够大幅缩短芯片验证周期，加速芯片上市进程。

相较于上一代产品UVHS，UVHS-2在多个关键性能指标上实现了显著提升：容量提升超2倍，运行性能提升1.5-2倍，调试容量和带宽提升4倍。其基于AMD Versal™ Premium VP1902 Adaptive SoC，FPGA核心性能最高可达100MHz。在扩展规模方面，UVHS-2系统最大级联规模可达192颗，逻辑门数量超过150亿门。借助合见工软核心技术——全局时序驱动的自动分割引擎，即便在超大规模系统场景下，仍能保持10MHz以上的FPGA跨片性能。UVHS-2也提供充足且可配置的互联通道，能够灵活支撑系统扩展需求。

2023年，合见工软发布的第一代全场景验证硬件系统UVHS，经由市场打磨，已在多家客户的主流大芯片项目中部署，实现了多家客户全芯片级别的软硬件验证并协助客户成功流片迭代，客户包括中兴微电子、燧原科技、清华大学、达摩院玄铁、北京开源芯片研究院等。

合见工软在EDA断供危机下的积极作为，不仅是企业自身的技术突围，更是国产EDA产业向国际垄断发起挑战的有力号角。第二代全场景验证硬件系统UniVista Unified Verification Hardware System Gen2（UVHS-2）的发布，打破了数字高端大芯片验证EDA的国际厂商垄断，助力国产芯片在逆境中崛起，推动中国芯片产业实现真正的自立自强。