下一代光刻机，台积电观望

如果您希望可以时常见面，欢迎标星收藏哦~

来源：内容编译自wccftech ，谢谢 。

在半导体新元素的采用方面，台积电多年来一直是先驱，并经常引领潮流。但现在，该公司似乎将放弃在其 A14 工艺中使用高数值孔径 EUV 光刻设备，而是采用更传统的 0.33 数值孔径 EUV 技术。这一消息是在数值孔径技术研讨会上透露的，台积电高级副总裁Kevin Zhang在会上宣布了这一进展。由此可以肯定地说，英特尔代工厂和几家 DRAM 制造商现在在“技术”上比台积电更具优势。

Kevin 表示，台积电将不会使用High NA EUV光刻技术来对A14芯片进行图案化，该芯片的生产计划于2028年开始。从2纳米到A14，我们不必使用High NA，但我们可以在处理步骤方面继续保持类似的复杂性。他指出，每一代技术，我们都尽量减少掩模数量的增加。这对于提供经济高效的解决方案至关重要。

台积电认为高数值孔径 (NA) 对 A14 工艺无关紧要的主要原因是，使用相关的光刻工具，这家台湾巨头的成本可能会比传统的 EUV 方法高出 2.5 倍，这最终将使 A14 节点的生产成本大大提高，这意味着其在消费产品中的应用将变得困难。这家台湾巨头依赖于芯片设计和产能，但这并不意味着该公司不会在未来的工艺中采用高数值孔径 EUV，因为它计划将其用于 A14P 节点。

High NA推高成本的另一个原因是，台积电的A14芯片单层设计需要多个光罩，而使用最新的光刻工具只会抬高成本，却得不到太多好处。相反，通过专注于0.33 NA EUV，台积电可以使用多重曝光技术来保持相同的设计复杂度，而无需High NA EUV的极高精度，最终降低生产成本。

有趣的是，台积电放弃HighNA EUV的决定，确实使其在采用最新工具方面落后于英特尔代工厂等公司，因为据说蓝队将在18A工艺中使用High NA，而该工艺预计最早明年就会推出。由于A14P的目标是在2029年推出，台积电在采用High NA方面将比同行至少晚四年，这一决定可能会让竞争对手占据优势。

ASML 新增三家High NA EUV 客户

ASML 在其最新的收益电话会议上详细介绍了其极紫外 (EUV) 光刻系统，强调随着主要半导体客户采用该系统，High NA 和低 NA 平台都取得了进步。

Fouquet 强调了高数值孔径 EUV 技术的增长势头，并指出英特尔已在一个季度内曝光了超过 3 万片晶圆，实现了单层工艺步骤的大幅减少——从 40 步减少到 10 步以下。三星还报告称，在一个用例中，周期时间缩短了 60%。

ASML 于第一季度交付了其第五台也是最后一台 EXE:5000 高数值孔径系统，并将于第二季度开始交付后续的 EXE:5200。客户目前正处于以研发为重点的第一阶段应用，预计将于 2026 年至 2027 年间进行试生产（第二阶段），随后在先进节点的关键层上进行量产（第三阶段）。

在低数值孔径 (NA) 方面，ASML 的 NXE:3800E 系统现已全面出货，每小时可生产 220 片晶圆，比上一代 NXE:3600 快 30%。现有系统升级正在进行中，并将持续到 2025 年底。Fouquet 表示，设备成熟度现已支持先进逻辑和内存节点的大批量生产，无需担心剩余 NXE:3600 系统的销售问题。

Dassen 确认，低数值孔径 EUV 的平均售价 (ASP) 为 2.27 亿欧元（2.588 亿美元），由于产品组合原因略高于预期范围。他建议未来混合平均售价接近 2.2 亿欧元。低数值孔径系统的毛利率仍高于 ASML 的公司平均水平，但具体数字尚未披露。

https://wccftech.com/tsmc-is-skipping-high-na-euv-for-the-a14-process/

半导体精品公众号推荐

专注半导体领域更多原创内容

关注全球半导体产业动向与趋势

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4018期内容，欢迎关注。

『半导体第一垂直媒体』

实时 专业 原创 深度

公众号ID：icbank

喜欢我们的内容就点“在看”分享给小伙伴哦