全球首颗二维半导体芯片，“无极”芯片出鞘

文 | 半导体产业纵横，作者 | 方圆

面对摩尔定律逼近物理极限的全球性挑战，具有单个原子层厚度的二维半导体是目前国际公认的破局关键，科学家们一直在探索如何将二维半导体材料应用于集成电路中。

十多年来，国际学术界与产业界已掌握晶圆级二维材料生长技术，成功制造出拥有数百个原子长度、若干个原子厚度的高性能基础器件。但是在复旦团队取得新突破之前，国际上最高的二维半导体数字电路集成度仅为115个晶体管，由奥地利维也纳工业大学团队在2017年实现。

核心难题在于，要将这些原子级精密元件组装成完整的集成电路系统，依旧受制于工艺精度与规模匀性的协同良率控制。2025年4月2日，“科学探索奖”信息电子领域获奖人、复旦大学微电子学院周鹏与复旦大学包文中联合团队，在Nature发表题为“A RISC-V 32-Bit Microprocessor Based on Two-dimensional Semiconductors”（基于二维半导体的RISC-V 32比特微处理器）的研究论文。

该团队突破二维半导体电子学集成度瓶颈，成功研制全球首款基于二维半导体材料（二硫化钼MoS2）的32位RISC-V架构微处理器“无极（WUJI）”。在32位输入指令的控制下，“无极（WUJI）”可以实现最大为42亿的数据间的加减运算，支持GB级数据存储和访问，以及最长可达10亿条精简指令集的程序编写。

何为“无极”？

团队将之命名为“无极”（WUJI），寓意从无到有、没有极限。

如前所述，这是迄今为止利用二维半导体构建的最大的电子电路之一，它包含5900 个二硫化钼场效应晶体管，以及位于触发器之间、由 17 级级联逻辑元件构成的最大逻辑路径，这些逻辑元件需要在单个时钟周期内进行顺序评估。该系统由 4V 的电源电压供电，并受外部时钟信号调控。电路配置为独立运行，无需任何外部偏置或控制信号。

“如果把制造硅基芯片比作在石头上雕刻，那么二维芯片就是在一块豆腐上雕花。”微电子学院研究员包文中打比方道，二维半导体作为一种最薄的半导体形态，必须采用更温和、精细的工艺方法进行“雕刻”。

“无极”芯片具有四层结构：源极和漏极层以及包含底层工作晶体管的栅极层，是在前道工序（FEOL，Front - End Of Line）工艺中形成的，后道工序（BEOL，Back - End Of Line）工艺则能形成逻辑连接层以及模块连接层。逻辑连接层通过连接晶体管形成了基本逻辑单元。模块连接层将基本逻辑单元连接起来，形成一个功能齐全的芯片。

二维材料在芯片制造中的核心挑战在于如何实现原子级厚度下的规模化集成，同时避免漏电与稳定性问题。复旦大学团队通过“原子级界面精准调控”技术，结合AI驱动的工艺优化，成功解决了这一瓶颈。具体而言，团队开发了“原子级界面精准调控+全流程AI算法优化”的双引擎模式，通过AI分析大量材料与工艺数据，快速筛选出最优参数组合，将实验效率提升数十倍。在晶体管制造过程中，AI算法能够精准控制二维材料（如MoS₂）的生长条件与界面特性，确保单层原子级厚度的均匀性，从而减少漏电并提升器件稳定性。这一突破使得二维半导体晶体管的集成度相比传统硅基技术提升了50倍，为大规模量产奠定了基础。此外，团队还通过金属纳米颗粒与二维材料异质结构的界面设计，进一步优化了载流子传输效率，降低了接触电阻。

在芯片架构设计上，复旦团队选择开源RISC-V指令集，结合AI辅助设计工具，开辟了一条摆脱传统硅基芯片专利束缚的新路径。RISC-V的模块化特性允许灵活定制指令集，适应不同场景需求。同时，AI算法被深度集成到芯片设计流程中，从材料筛选到电路布局的全环节均通过机器学习优化，大幅缩短了开发周期。这种“AI+开源架构”的模式不仅降低了技术壁垒，还为构建自主可控的芯片生态提供了可能。

二维半导体芯片的性能潜力主要体现在两个维度：一是功耗与能效突破，二维材料的量子限域效应使其在极低电压下即可高效工作，传统硅基芯片尽管性能强劲，但高功耗和散热需求限制了它们在边缘场景中的应用。例如，H200虽然将Llama2推理速度提升至H100的两倍，但其功耗和热管理问题使得大规模部署变得困难。而二维半导体芯片理论功耗比硅基芯片降低数个量级。例如，“无极”处理器在保持同等算力的前提下，能效比提升显著，更适合无人机、可穿戴设备等对续航敏感的边缘计算场景。

二是集成密度与扩展性，二维材料的原子级厚度允许垂直堆叠，突破了传统硅基芯片的平面集成极限。复旦团队通过异质结构设计，成功将晶体管密度提升至前所未有的水平，理论集成度可达硅基技术的数十倍。这一特性为未来三维芯片架构提供了基础，例如将存储单元与逻辑单元堆叠，实现存算一体设计，进一步提升计算效率。

此外，二维材料在量子计算接口领域也展现出独特优势。其超薄特性可作为量子比特与经典电路的桥梁，例如通过界面调控实现量子态的精准操控，为量子-经典混合计算架构铺平道路。

这些特点使得二维材料成为推动AI算力从集中式云端向分布式终端渗透的关键驱动力。未来，更多的智能处理可能直接发生在设备端，而无需依赖云端服务器，从而减少延迟、提升隐私保护，并降低通信成本。

二维半导体不会取代硅

国际巨头如英伟达、台积电仍依赖硅基技术，通过3D堆叠（如H200的2000亿晶体管）和极紫外光刻（EUV）推进制程，但成本飙升且逼近1nm物理极限。

摩尔定律的晶体管数量翻倍周期已从传统18-24个月延长至约3年，逻辑电路与存储器（如DRAM）的性能提升速度显著放缓。随着晶体管尺寸逼近原子级物理极限，量子隧穿效应导致的漏电问题与芯片散热瓶颈日益突出，传统依赖尺寸微缩的技术路径面临物理极限与经济性双重挑战。与此同时，先进制程研发成本呈指数级增长，3nm以下节点单次工艺研发费用高达数十亿美元，且商业化回报周期不断拉长，迫使芯片制造商在技术迭代与财务可持续性之间艰难平衡。

硅基芯片经过数十年发展，已形成高度成熟的产业生态与专利体系，而二维半导体的崛起恰逢其时地提供了破局契机。尽管硅基芯片面临物理极限与成本挑战，但二维半导体并非其替代者，而是技术路径的互补延伸。

“正如地铁出现以后，公交车依然有价值，二维半导体芯片和硅基芯片是互补的关系。”周鹏表示，“‘无极’采用微米级工艺，其功耗和纳米级芯片功耗相当，如果采用更好的光刻机设备，功耗将进一步降低，将来在对低功耗有更高要求的设备上更具优势。”

目前，团队正为“无极”的转化落地努力。一方面，他们将进一步提升二维电子器件的性能和集成度，突破当前晶体管集成度瓶颈，使其在更多应用场景中具备更强的竞争力。另一方面，在产业化进程上，团队加强与现有硅基产线技术的结合，推动核心二维特色工艺的产业化应用，并与相关企业和机构合作，使其尽快在实际产品中发挥作用。

包文中表示，过去几十年间，集成电路的发展为二维半导体芯片的产业化发展积累了丰富经验，“有理由相信，二维半导体芯片性能可以在较短时间内追上硅基芯片，最终形成和硅基芯片长期共存、应用互补的局面”。

多维挑战

尽管“无极”芯片在实验室中展现了二维半导体的集成潜力，但距离真正产业化仍需跨越三重鸿沟：技术成熟度不足、产业链配套缺失、成本与市场生态的惯性阻力。

复旦团队通过柔性等离子处理技术降低工艺损伤，70%工序兼容现有硅基产线，这为快速导入量产奠定了基础。但核心矛盾在于晶圆级均匀性控制与缺陷密度——二维半导体的产业化依赖于从材料合成、器件制造到封装测试的全链条革新。目前，全球半导体产业链围绕硅基技术深度绑定，而二维材料所需的原子级精密加工设备（如超洁净转移平台、异质结构沉积系统）尚未形成标准化供应体系。此外，尽管其理论功耗与集成密度优势显著，但市场对新技术的接受度短期内仍将受制于现有生态惯性。

周鹏也强调：“‘无极’只是概念验证原型，整体性能和目前的商用芯片仍存在一定距离，当前并不具备市场优势。”下一步，课题组将进一步提高芯片集成度，寻找并搭建稳定的工艺平台，为开发相关产品打下基础。

当前，在二维半导体材料研究领域，国内科研力量呈现出多元且深入的探索态势，绝非仅聚焦于二硫化钼这一单一种类。以 2023 年北京大学的科研突破为例，其成功制备出 10 纳米超短沟道弹道二维硒化铟晶体管，这一成果意义非凡，工作电压被大幅压低至 0.5V，晶体管性能也实现了重大跨越，首次超越英特尔商用的 10 纳米硅基鳍型晶体管，而硒化铟正是极具潜力的二维半导体材料之一。

与此同时，中科院上海微系统所也开发出单晶氧化铝栅介质材料（c - Al₂O₃），该材料优势显著，界面态密度低至 8.4×10⁹ cm⁻² eV⁻¹，以此为基石成功打造出低功耗晶体管阵列，其击穿场强高达 17.4MV/cm，精准契合国际器件路线图（IRDS）的严苛要求，为二维半导体材料的应用拓展了新路径。

结语

复旦大学团队研发的"无极"芯片，用5900个二硫化钼晶体管构建出首个32位RISC-V处理器，标志着二维半导体从实验室器件迈向系统级集成的关键突破。这项成果不仅验证了二维材料在复杂集成电路中的可行性，更为突破硅基芯片的物理瓶颈提供了新路径。

正如硅基芯片从1960年代的十几个晶体管发展到今天的千亿规模，二维半导体也站在了属于自己的起点。当全球半导体产业在1nm节点陷入百亿美元级研发投入的困局时，这项来自中国实验室的突破，或许正在为后摩尔时代写下第一个可量产的注脚。