北大打造全球首例低功耗二维环栅晶体管，性能超三星台积电等产品

近日，北京大学团队造出世界首例低功耗二维环栅晶体管（2D GAAFET，gate-all-around field-effect transistor），并研制出一系列二维环栅逻辑器件，这一材料体系也是由中国科学家自主研发的材料体系之一。

所谓“环栅”，指的是栅极以全环绕方式包围半导体沟道的结构。本次二维环栅晶体管的速度和能效同时超越目前商用硅基晶体管的物理极限，故是全球迄今速度最快、能耗最低的晶体管。

在相同工作条件之下，这种二维环栅晶体管的性能优于三星、英特尔、台积电和比利时微电子中心（IMEC，Interuniversity Microelectronics Centre）此前公开报道的最先进环栅晶体管。

另外，这种二维环栅晶体管还能满足国际器件和系统路线图对于埃米节点的算力要求与功耗要求，其性能与能效一并超越了传统硅基晶体管的物理极限，故是迄今速度最快、能耗最低的晶体管。

具体来说，二维环栅晶体管由外延型单晶高 κ 原生氧化物栅 β-Bi2SeO5 完全包围，故能形成高质量的全环栅异质结构。环栅晶体管结构好比是四通八达的“立交桥”，因此可以实现更低的能耗和更高的速度。本次二维环栅晶体管不仅拥有原子级的平整界面，也拥有厚度约为 1.2 纳米的超薄沟道，并拥有超薄的栅介质厚度，其等效氧化层厚度低至 0.28 纳米，同时还能实现晶圆级单片三维集成。

通过此，研究团队打破了二维电子学发展的关键瓶颈，首次证明二维环栅器件在性能和能耗上优于先进硅基技术。它不仅突破了后摩尔时代高速度、低功耗芯片的二维新材料精准合成瓶颈，也突破了新架构三维异质集成的瓶颈。

假设以中国大陆现有加工技术来制造本次二维环栅晶体管，预计其速度已能达到国际最先进硅基芯片的约 1.4 倍，而能耗仅为其 90%。

日前，相关论文以《通过外延单片 3D 集成实现低功耗 2D 全栅极逻辑》（Low-power 2D gate-all-around logics via epitaxial monolithic 3D integration）为题发表于Nature Materials[1]。

北京大学博士生唐浚川、北京大学博士生姜建峰（现为美国麻省理工学院博士后）、北京大学博士生高啸寅和博雅博士后高欣是共同第一作者，北京大学彭海琳教授、邱晨光研究员、谭聪伟副研究员担任共同通讯作者。

据了解，在功耗的约束之下，必须同时实现器件尺寸微缩和提升集成密度，才能实现先进制程集成电路技术的进一步发展。而由于短沟效应、量子隧穿以及寄生效应等问题，导致以传统硅基半导体/氧化物为核心的互补金属氧化物半导体器件技术，难以通过尺寸的持续微缩来实现芯片迭代。要想延续摩尔定律，就得解决能耗上升和算力不足这两大问题。

而 2 纳米以后的晶体管技术将由鳍式晶体管（FinFET，fin field-effect transistor）转向更先进的纳米片环栅晶体管制程技术，已经成为全球半导体界的共识。

对于二维半导体来说，它不仅表面无悬挂键，而且拥有原子级的均匀厚度，同时具有较高的迁移率。

当技术节点进入埃米，使用二维半导体将能突破传统硅基晶体管的本征物理极限，从而能够实现更短的栅长、更出色的栅控、更高的驱动电流，并能实现单片三维集成。这让二维半导体可被作为一种“后硅材料”，进而能够延续互补金属氧化物半导体的器件微缩。（注：微缩指的是通过减小半导体器件的尺寸来提升芯片性能、降低功耗和增加集成度的过程。）正因此，英特尔、台积电以及比利时微电子中心等机构都在研发二维环栅晶体管。

但是，在二维环栅晶体管的器件制造中，依然面临着源漏接触等挑战，导致其性能低于硅基晶体管。而要想制备低功耗、高性能的二维环栅晶体管，其一必须解决二维沟道/全环绕超薄栅介质的原子级尺寸控制难题，其二必须解决界面结构的精确调控难题。

而本次北京大学团队之所以能顺利完成研究，离不开研究团队的前期积累。此前，他们曾开发出一种超高迁移率二维铋基半导体——硒氧化铋（Bi2O2Se），并开发出一种高 κ 原生氧化物栅介质材料。基于这一体系，该团队曾造出一系列高性能的二维晶体管、红外探测器、传感器和量子霍尔器件，并曾开发出全球首例外延高 κ 栅介质集成型二维鳍式晶体管。

在上述研究基础之下，该团队在本次研究中将高迁移率的二维铋基半导体，与全环绕高 κ 超薄栅介质加以精准集成，并通过极限微缩打造出这种二维环栅晶体管。

研究期间，他们独创一种二维铋基半导体可控插层氧化方法，借此造出了二维铋基半导体/环栅外延异质结，通过这种方法制备的二维环栅晶体管具有较高的界面质量和栅控能力，其迁移率大于 280cm2/Vs，界面缺陷密度低至 2×1011cm-2 eV−1 左右、电流开关比高达 108、亚阈值摆幅接近热力学极限，能够满足工业界对于高性能、低功耗器件的要求。

在此基础之上，该团队结合微纳加工技术和界面调控手段，构筑出二维环栅晶体管，其栅长达到 30 纳米。这种二维环栅晶体管具有原子级的平整界面，等效氧化物厚度薄至 0.27 纳米，在 0.5V 的超低工作电压之下也能展现出超高的开态电流密度。同时，这种二维环栅晶体管的本征延迟低至 1.9ps，能量延迟积低至 1.84×10−27Js/μm。

基于这种二维环栅晶体管，研究团队还构筑了“非门”“与非门”“或非门”等一系列逻辑单元器件，在超低功耗之下这些器件都能实现其逻辑功能。其中，“非门”器件能在 1.0V 的超低工作电压之下，展现出 59V V-1 的超高增益。

这意味着，研究团队首次实现了高迁移率的二维半导体/全环绕高 κ 氧化物外延异质结的精准合成与单片三维集成。也意味着，研究团队面向亚 3 纳米节点研制了低功耗、高性能二维环栅晶体管和逻辑单元。

综合来看，正是此前的多个“首次”成果，成就了本次成果。比如，彭海琳团队此前曾实现首例拓扑绝缘体二维阵列的制备，首次观测到拓扑绝缘体的 AB 量子干涉效应，并开创了拓扑绝缘体在柔性透明电极的应用。在石墨烯领域彭海琳团队也有一定建树，比如他曾和团队创造了石墨烯单晶生长速度的世界纪录，实现大面积石墨烯薄膜的连续批量制备和绿色无损转移。凭借这一系列成果，他和团队的成果曾入选“2023 年度中国半导体十大研究进展”和“中国芯片科学十大进展”。目前，彭海琳的论文被引逾 20000 次，授权专利 70 余项和申请专利 50 余项。与此同时，他还兼任国家纳米科学中心副主任、北京石墨烯研究院副院长等职务。

需要说明的是，本次成果也是来自北京大学不同团队的合作成果。担任本次论文共同通讯作者的邱晨光研究员来自北京大学电子学院，也是 2024 年度《麻省理工科技评论》“35 岁以下科技创新 35 人”亚太区榜单入选者。邱晨光主要面向亚 1 纳米节点后摩尔芯片技术，从事纳米电子器件方面的研究。此前，邱晨光曾和合作者将碳基晶体管的性能推进到量子极限，采用钯钪非对称接触实现先进节点互补对称的碳管互补金属氧化物半导体。他还曾首次提出并实现冷源亚 60 超低功耗新器件机制，将晶体管亚阈值摆幅降到 35 毫伏/量程，拓宽了超低功耗器件领域范围。亦曾通过采用高迁移率的硒化铟作为沟道材料，研制出世界上弹道率最高的二维晶体管。

另据悉，如果把在现有材料基础上开展芯片技术革新比作“弯道超车”，研制二维材料晶体管就是“换道超车”。眼下，研究团队正致力于实现规模逻辑器件量产。与此同时，未来其还有望让二维环栅晶体管兼具传感、存储、计算等功能于一体，预计这种感存算一体化的器件将带来更具竞争力的技术优势。

参考资料：

1.Tang, J., Jiang, J., Gao, X. et al. Low-power 2D gate-all-around logics via epitaxial monolithic 3D integration.Nat. Mater.(2025). https://doi.org/10.1038/s41563-025-02117-w

https://mp.weixin.qq.com/s/s8cPVasOcAg7FmMXyPijrQ

https://mp.weixin.qq.com/s/7ceJaqBYThiIAabFSf-6eA

https://www.chem.pku.edu.cn/hp/people/index.htmhttps://ele.pku.edu.cn/info/1040/1165.htm

排版：刘雅坤