电子科大学者发明芯片级分子时钟，挑战低温量子测控技术极限，实现可广泛部署的高稳精确守时

芯片级分子时钟作为新一代颠覆性时频技术，是一种具有“原子钟”级稳定性、且可广泛规模部署的小型化时间基准[1]。

该技术被美国国防部高级研究计划局列入其“下一代小型化高稳时间基准 H6 项目”，并作为该项目的两大核心技术路线之一，旨在满足无 GPS 条件下的长时通信、导航和定位需求（周频率误差小于 1μs 或10-12）。

美国国家标准与技术研究院院士、芯片级原子时钟发明人约翰·基钦（）评价道：“该工作为原子和分子时间标准展开了一个新的频率范围。该工作的实现，是过去几十年高频 CMOS（Complementary Metal Oxide Semiconductor，互补金属氧化物半导体）电子技术显著进步的结果。”

电子科技大学教授、成都中微达信科技有限公司首席科学家的主要研究方向是量子传感芯片、低温测控芯片以及毫米波/射频 CMOS 混合信号集成电路。芯片级分子时钟（Chip-Scale Molecular Clock，CSMC），是他 2018 年在麻省理工学院攻读博士期间首次提出并实现的原始创新成果。

图丨2022 年度《麻省理工科技评论》“35 岁以下科技创新 35 人”中国入选者

凭借挑战量子精密测量的技术极限，进一步推动量子时间传感器和低温 CMOS 量子测控芯片等原始创新产品发展，成为 2022 年度《麻省理工科技评论》“35 岁以下科技创新 35 人”中国入选者之一。

独辟蹊径，颠覆时频技术领域

时间基准是非常重要的电子基础设施之一。小型化的量子时间传感器，在未来高速无线接入网络的时钟同步和无 GPS 条件下的微型定位、导航、授时（μPNT）服务中发挥核心的作用。

传统的晶体振荡器（石英/MEMS）存在难以解决的中长期频率漂移问题。而传统原子时钟虽然具备优异的长期稳定性，但其光电架构复杂，因而造价高昂，难以大规模部署。此外，被寄予厚望的小型化光钟存在难以解决的光频梳稳定性和小型化光源质量等问题。

（来源：麻省理工学院）

芯片级原子时钟是在麻省理工学院读博期间的研究成果。当前高性能集成电路技术的发展，已经可以把高度集成的波普探测系统集成在一块 CMOS 芯片上。

在博士导师韩若楠教授指导下，博士选择了极性气体硫化羰分子在太赫兹频段的旋高品质因子转谱线频率做为时钟参考，并研制了高集成度的 CMOS 波谱探测片上系统级芯片和小型化分子气室，发展出第一代芯片级分子时钟。

IEEE 固态电路协会（SSCS）主席、美国德州大学达拉斯分校肯尼斯·K·O（）教授评价道：“由于谱线的高 Q 值，旋转谱仪需要昂贵的精确频率参考。但幸运的是，这可以通过使用已知谱线作为参考来解决。该工作使用旋转谱线成功实现了好于十亿分之一的频率稳定度。”

日本东京工业大学冈田贤一（）教授在领域旗舰期刊 JSSC 上评价道：“芯片级分子时钟具有低功耗、低成本、高可靠性和简化的系统实现的优势。”

2020 年，第二代芯片级分子时钟在集成电路领域旗舰会议国际固态电路会议（ISSCC）上发表，并进行了现场技术展示[2]。2021 年回国之后，在国家自然科学基金委海外优秀青年基金的支持下，积极展开性能更加优异的改进分子时钟研究。

图丨高阶色散曲线锁定的芯片级分子时钟（来源：）

他表示：“将该技术应用在下一代无线通信网络时频同步技术和微型定位、导航、授时设备 µPNT 中，可取代复杂、昂贵、低可靠性的小型化铷钟和芯片级原子时钟，大幅降低授时网络失效概率，提高分布式传感网络探测精度。”

2022 年 6 月，第三代芯片级分子时钟亮相射频集成电路会议 RFIC，受到广泛关注。目前，该技术已经完成两代实验室级和三代芯片级原型，正在开发芯片级分子时钟的样机，推进工程化进程中。

“我们正不断深入芯片级分子时钟的研究，以挖掘其性能极限。预期在三至四年内完成该技术的实用部署。”说。

迈向量子计算中超大规模量子比特阵列的低温阵列化测控

目前，量子计算正处于从数十量子比特向数千比特规模演进的关键阶段。2035 年，量子计算将发展到十亿量子比特级别，以最终跨越量子计算的实用化门槛。超大规模量子比特芯片（超导、硅基、离子阱和光子）的低温并行操纵和测量，是当前量子计算发展的瓶颈。

国外的 、、、、 和 POSTECH 等研究机构纷纷在低温 CMOS 集成电路方向集中大量研究力量，旨在通过将量子测控系统迁移至低温环境，并实现阵列化芯片集成，显著降低信号互联复杂度、提高控制和读取信号的保真度、降低功耗和反馈时间。

与其所在的集成物理研究组在低温 CMOS 集成电路领域取得了重要进展，率先在中国开展了工作在液氦温区（1~4K）的 CMOS 集成电路芯片研究。

截至目前，该研究组已经完成了多轮次的低温 CMOS 集成电路流片，并于 2022 年 1 月成功实现了国内首个低温 CMOS 集成电路芯片的低温测试，包括参数分频器、高精度数字-电压转换器和锁相环频率源等。

在 2023 年 3 月举行的 ISSCC 2023 上，课题组展示了具备 202.3dBc/Hz Figure-of-Merit（FoM）的 4K 压控振荡器（voltage-controlled oscillator，VCO），创造了主流 CMOS 工艺 VCO FoM 的新纪录。

“我们团队预计在 2-3 年时间内，将实现国际上首个千比特规模的低温 CMOS 阵列测控阵列芯片，支持高保真度逻辑量子门的实现。”他说。

用“多元化交叉”打破工业界到学术界的信息壁垒

很早之前，就意识到“工业界到学术界存在信息壁垒”。纵观他的科研和工作经历，既有多元化、跨学科的海内外学术背景，又有工业界和学术界的工作经历。不难看出，他试图用一次次转型和融合来打破这种信息壁垒。

他本科和硕士分别毕业于清华大学工程物理系和中国工程物理研究院无线电物理专业。之后，他在中国工程物理研究院电子工程研究所从事高速无线通信技术研究，曾担任四年助理研究员。2011 年，他在国内首次实现了千米级的 10Gbps 毫米波通信链路。

但很快，意识到科研思路的局限性。于是，他赴麻省理工学院电气工程与计算机科学专业读博，研究方向为 CMOS 混合信号集成电路和量子传感器。读博期间，他发明了芯片级分子时钟及双频率梳波谱分析等系列原创研究成果。

“如何将技术与应用相结合，从而创造真正有价值的产品？”这个问题一直萦绕在他的脑中。为解开心中的疑惑，在博士毕业后，决定去工业界工作，在美国的波士顿亚德诺半导体（）担任研究科学家，从事先进电子学系统及机器学习算法研究。

图丨在在全球青年科技领袖峰会演讲（来源：）

2021 年初，他选择回国成为电子科技大学电子科学与工程学院的研究员。目前，在电子科技大学担任教授、博士生导师，其课题组名称为“集成物理研究组（Integrated Physics Group, IPG）”。

他表示：“回国时，我对所从事研究方向进行了非常深入的思考。之所以没有做国产替代是因其为存量市场，而我们做的芯片级分子时钟、低温 CMOS 等产品是完全的增量市场。”此外，他还联合成立了成都中微达信科技有限公司，致力于发展自主可控的量子测控技术，长期聚焦量子测控的系统及芯片研发。

在看来，创新离不开 “T 字形”。T 意味着首先在所在领域纵向深耕知识，保障能从 0 做到 99%。“当我们做好知识结构的深耕后，再去寻找跨界的那一‘横’。而正是这个‘竖’，让我们能非常快地将技术从纸上描绘的蓝图变成现实。”

“近百年以来世界范围内的科技大发展，创造了海量新的知识和财富，我们正在见证并推动这一过程。”表示，当前 CMOS 集成电路和量子信息结合的前沿交叉学科研究，不仅挑战量子精密测量的技术极限，推动量子信息科学领域的前沿进步（量子算法，量子硬件和量子模拟），也将带来具备直接现实应用价值的量子时间传感器和低温 CMOS 量子测控芯片等原始创新产品。

参考资料：

1.C. Wang, X. Yi, J. Mawdsley, M. Kim, Z. Wang, R. Han, “An on-chip fully-electronic molecular clock based on sub-terahertz rotational spectroscopy,” Nature Electronics 1,421-427（2018）. https://doi.org/10.1038/s41928-018-0102-4

2.C. Wang, X. Yi, M. Kim and R. Han, "29.5 Sub-THz CMOS molecular clock with 43ppt long-term stability using high-order rotational transition probing and slot array couplers," 2020 IEEE International Solid-State Circuits Conference (ISSCC), San Francisco, CA, 2020, pp. 448-449.

运营/排版：何晨龙