今天，三星官网发文称已完成5nm FinFET工艺技术的开发，并且现已可认为用户供给样品。与7nm相比，三星的5nm FinFET工艺技术将逻辑区域效率提高了25%，功耗降低了20%，性能提高了10%，从而可以在更小的芯片面积当中供给更强的性能并且功耗更低。同时在6nm和7nm工艺方面也有了很大的进展。
除了从7nm到5nm的功率性能区域（PPA）改进之外，用户还可以使用三星的EUV技术，在金属层图案化中使用EUV光刻，并减少掩膜层，同时可以供给更好的保真度。三星还将自己在7nm年代的一切知识产权用到了5nm工艺的研制当中，因此可以减少客户从7nm过渡到5nm的成本，并可以预先验证规划生态系统，从而缩短5nm产品开发的流程和时间。
三星Foundry与其“三星高级代工生态系统（SAFE）”合作伙伴密切合作，为三星5纳米供给强大的规划基础架构，包括工艺规划套件（PDK），规划方法（DM），电子规划自动化（EDA）工具和IP自2018年第四季度开始供给。此外，三星Foundry现已开始向客户供给5nm多工程晶圆（MPW）服务。
三星电子铸造业务执行副总裁Charlie Bae表示：“功完成5nm开发，我们现已证明了我们在基于EUV的节点中的能力，响应客户对先进工艺技术不断增长的需求，以区分其下一代产品，我们持续致力于加速基于EUV技术的批量生产。”
目前，三星现已准备好了5nm的样品，同时6nm现已成功流片，7nm可更快的批量生产。相比之下，台积电5nm工艺现已进入试产阶段。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
