以场景定义架构：隼瞻科技发布Axon Platform全定制AI算力平台

10月20日，专注RISC-V处理器架构与AI算力平台研发的科创企业——隼瞻科技（广州）有限公司（以下简称：隼瞻科技）主办的"Axon Platform AI算力平台发布会"在深圳举行，发布会主题"架构级定制·为AI场景而生"。在AI应用向垂直行业深度渗透、通用GPU在功耗能效与成本上遭遇瓶颈、RISC-V开放底座加速崛起的背景下，Axon Platform正是为填补“面向AI场景的架构级定制”这一空白而生。

发布会上，隼瞻科技CEO曾轶、CTO姚彦斌、南方科技大学助理教授兼隼瞻科技联合研究中心AI研究科学家林龙扬、隼瞻产品市场总监陆斌先后登台，浦发银行华润城支行对公客户经理罗一鹏作科技金融做相关主题分享。各IC设计企业负责人、高院校代表、投资机构与半导体媒体代表等产业人士齐聚一堂，共同见证AI算力"为场景而生"的新起点。

"为场景而生"是方法，不是口号

发布会伊始，隼瞻科技CEO曾轶致欢迎辞。他用一组极其接地气的场景描绘了行业现状：“以前大家总说‘AI 是在为 Token 打工’，云端算力成本居高不下。如果我们能让一台千元级别的打印机塞进一个专用语言模型，实现端侧商业模式从To B到To C的进化，那才是真正的行业裂变。”曾轶认为，从 2025 年端侧AI 元年到 2026 年新形态硬件涌现，AI 算力正从云端走向本地，安全隐私、毫秒级响应和成本倒逼，让“一场景一架构”成为必然。

隼瞻科技CEO曾轶

“AI应用的多样性与端侧芯片在功耗、面积上的约束，是一对永恒的矛盾。”曾轶指出，“以前是芯片公司决定架构，现在架构的决定权跑到了AI公司那里。”

随后，曾轶以《为场景而生的AI算力平台：Axon Platform》为演讲主题正式发布Axon Platform。他用“太极的阴阳两面”来比喻这个平台：硬件架构是“阳面”，软件是“阴面”。阳面以 RISC-V 为基座，集成 Scalar 标量核、Vector矢量单元、双源张量 NPU 阵列与 NoC 互联网络，算力覆盖 0.1T 到 128T；阴面则是以 ArchStudio、Archit.ai 编译器等构成的软件平台。

在架构层面，Axon Platform把Agent AI调度任务编排做进RISC-V AI调度指令，让跨引擎调度硬件化——任务下发延迟低于2微秒，跨引擎调度开销降低约80%；张量侧采用数据流驱动架构，编译期即完成算子调度、SRAM驻留与张量Tile映射，片上数据复用率超85%，片外访存降低60%至75%，能效提升1.8至2.5倍。曾轶分享了与国际标杆企业的对比测试：“在同样体系下，我们做出来的架构往往只有同品类方案 1/3 的面积和 1/3 的功耗。”在特定的应用场景下，Axon Platform在张量侧提供了基于SRAM存算一体技术打造的NPU，可以进一步的降低应用的功耗。

在工具层面，Axon Platform配套ArchitStudio DSA工具、Archit.ai架构探索引擎与HiCon NoC配置工具，把"可定制"从概念变成可交付的工程能力。目前，Axon Platform已覆盖智能机器人、工业视觉、车载感知、智能安防等多类场景，既满足轻量实时推理，也能支撑高算力密集型AI任务。

把架构设计从"手艺"变成"工程"

姚彦斌以《Axon的"架构师"：ArchitStudio和架构探索工具》为题，回答平台"怎么定义出来"。他用一个形象的比喻解释了痛点：“找病灶就像拍CT。”过去，端侧算力架构面临算子之殇与瀑布式开发的长周期矛盾，架构师往往靠“拍脑门”凭经验定方案。

隼瞻CTO姚彦斌

作为 Axon 体系里赋能架构师的核心底座，ArchitStudio 提供了一套 “乐高积木式” 的搭建工具。ArchitStudio 以自研RISCAL可重定向指令集架构语言为地基，将指令的二进制编码、汇编语法、语义与流水级次定义在同一处，编译器、汇编器、仿真器、调试器全部由此自动生成；其编译器语义自动匹配技术，让新增指令无需改动上层模型代码即可被编译器自动调度，实现 "定义即交付"。姚彦斌表示：“过去需要 3 个工程师花 5 个月完成的工作，现在第一个月方案就能落地，架构探索周期由月级缩短至周级。”

针对端侧 AI 架构设计空间巨大、维度强耦合、试错代价高的难题，Axon提供一套架构探索平台，通过"建模—搜索—PPA 联合评估"流程自动遍历候选架构，从帕累托前沿选出最优解。以 Llama 3 8B 为例，单次架构敏感性分析仅需约 17 分钟；核心周期即缩短约 4 倍，让芯片企业在流片前就能量化验证架构决策，实现从"猜架构"到"算架构"的转变。

算力引擎：全栈存算一体技术

南方科技大学助理教授、隼瞻科技AI研究科学家林龙扬以《Axon 的“算力引擎”：全栈存算一体技术》为题发表演讲。他将存算一体形象地比作“把存储和计算的距离缩短”，从板级、封装一路缩短到 Macro 甚至 Bitcell 级别，每缩短一个量级，能效和带宽就能提升一个量级。

南方科技大学助理教授、隼瞻科技AI研究科学家林龙扬

林龙扬详细拆解了存算一体的四种范式（数字 vs 模拟；易失 vs 非易失）。针对精度与工艺痛点，团队分别在SRAM和MRAM验证了数字域存内计算宏，实现精度无损计算，且能效大于 100 TOPS/W。

他强调：“光靠一个存算阵列无法跑完端到端模型，阵列的峰值能效和系统能效之间有很大落差。”为此，Axon 平台提供全栈协同优化，通过 AdaPIM 存算芯片的可重构 4D-CIM 引擎与专用编译器，支持 CNN、Transformer 及混合模型，硬件利用率最高达 83.12%。

可配置NoC决定AI ASIC的上限

陆斌以《Axon的"高速公路"：可配置Hicon-NoC》为题，把话题从算力引向数据搬运。"算力决定上限，搬运决定下限。"陆斌在分享中，将NoC比作AI SoC的"高速公路"。传统共享总线在多点并发时带宽塌陷、点到点直连带来连线与面积爆炸、跨层解耦导致带宽无法连续——三重困境之下，可配置NoC成为AI ASIC破局的关键。

隼瞻产品市场总监陆斌

Hicon-NoC 提供了路由、网络、协议接口三大可配置维度。配套 HiGUI 与 HiGen 工具链，NoC 配置迭代周期由天级缩短至 2 小时，一次通过率超 99%。量化指标同样亮眼：片上峰值带宽 256GB/s，跨核访问延迟低于 20 纳秒。在 12 TOPS 的端侧方案中，Hicon-NoC 以 4x4 Mesh 骨干互联 NPU 阵列、CPU 与存储，让系统真正跑起来。

科创赋能 金融助力

浦发银行介绍了浦发银行特色科技金融产品。科技创新的落地，离不开金融活水的精准滴灌；金融与科技的深度融合，将助力AI算力产业加速腾飞。

浦发银行益田支行对公客户经理罗一鹏

当AI算力从"训练军备竞赛"转向"推理规模化落地"，谁能把场景变成架构、把架构变成量产，谁就能在"架构主导权"的争夺中占据身位。以场景定义处理器架构，隼瞻科技用Axon Platform平台给出了自己的答案，也为AI算力产业的"架构级定制"补上了关键一块拼图——现在，平台已经搭好，接下来要看的是客户与投片给出的答案。