国产中微另辟突围路！高端芯片产能提不上来？EUV 缺调试工程师

前言

钱管够，尖端芯片产能就能翻十倍？2026年，英特尔首席技术官拉纳德否掉了这个假设：即便资金充足，全球尖端晶圆产量上限大约两倍，设备交付和工程师的节奏不由资本说了算。

同月，无锡，中微揭晓六款新设备，没有一台光刻机；英特尔把14A风险试产提前到2027年下半年。

一边绕开主闸门，一边抢时间表，隔着一个太平洋，量的却是同一堵墙：从决定扩产到晶圆可量产输出，中间那段绕不过去的工程时间。

卡住节奏的，已经不是设计，而是设备这一层

过去几年谈AI瓶颈，话题大多停在GPU设计、HBM产能、先进封装。到2026年，瓶颈沿着“算力需求—晶圆厂扩产—设备采购”向上走，落在了设备端。

SEMI的数据显示，2026年全球半导体制造设备销售额预计1659亿美元，同比增长23.2%，到2028年可能达到2295亿美元，连续五年增长。设备成了整条链上吞金最多、也最卡人的环节。

最直观的参照是ASML。2026年低数值孔径EUV产能约65台，2027年计划增加约30%，2028年再评估增加约30%，摩根大通跟进后把2028年目标指向110台以上。

但值得留意的变化不在数字，而在瓶颈的位置。摩根大通指出，制约ASML扩产的主要因素已经从零部件供应链转向组装速度。

一台EUV内部集成超过十万个精密零部件，需要在恒温恒湿环境里做数周乃至数月的微米级校准，能熟练完成这件事的人和洁净空间是有限的。

英特尔首席技术官普什卡·拉纳德把时间账算得更直接：即便资金充足，全球尖端晶圆产量更现实的上限大约是两倍，不是十倍，因为设备商、设备商的上游、上游的上游必须同步扩产，任何一环跟不上，终端产出就上不去。

我认为，这才是2026年半导体产业最容易被忽略的事实：需求可以指数级膨胀，供给的扩张却要按物理时间和工程能力一步一步走。钱能买到设备，买不到组装设备的人和空间。

Intel的选择：先让现有架构跑得更划算

在这个约束下看英特尔的14A，时间表本身就是一个信号。2026年5月，CEO陈立武给出的规划还是2028年风险试产、2029年量产。

到了7月财报会议，时间表被提前一年：2027年下半年风险试产，2028年全面量产。0.5版本PDK已经交给客户，0.9版本计划2026年10月发布。

18A的RibbonFET和PowerVia背面供电已经在真实产线上跑通，14A在这个基础上再往前推一步。

14A真正动的是两件事：High-NA EUV，和PowerDirect直接背面触点供电。背面供电的逻辑可以用一个朴素的比喻来理解。

传统芯片把供电线和信号线挤在晶体管上方，线宽越小，布线越拥挤，多重曝光的次数就被推上去，每一次额外曝光都在消耗光刻机时间，也在增加出缺陷的机会。

英特尔把供电网络挪到晶圆背面，正面留给信号线，布线密度压力降下来。

同样一台High-NA机器，在背面供电架构下一次曝光能解决的事，在正面布线更紧的架构下可能需要多次。

台积电对High-NA的量产导入时间表更为审慎，规划自2030年起导入；英特尔选择在14A上就用，这不是谁对谁错，是两套架构算出的两本账。

在我看来，这是一笔清醒的账：与其等一台更快的机器，不如先把布线架构改到让现有机器跑得更划算。

但架构优势不能替代工艺纪律。津斯纳说的“22纳米以来最快”，对比的是开发阶段的缺陷下降速度，不是14A当前的绝对缺陷密度，也不是最终量产良率。

过去十六年间检测设备和计量方式本身也发生了变化。14A同时引入第二代RibbonFET、PowerDirect和High-NA三项新技术，复杂度高于18A，真正的检验要等到风险试产和客户产品导入之后。

中微的路径：把光刻之后的工序做厚

中微走的是另一条路。按照行业统计口径，前道设备中光刻机约占17%，刻蚀机和薄膜沉积设备各占约22%。制程越先进、存储堆叠层数越高，刻蚀和沉积的权重不是在缩小，而是在增大。

3D NAND和DRAM冲向更高堆叠时，钨字线在电阻和深孔填充上逼近极限，钼替代钨成为绕不开的选择；垂直通道孔的深宽比越拉越高，极高深宽比刻蚀的难度也随之上升。

中微这次六款设备打的正是这些工序。Primo XD-RIE支持70:1到90:1的深宽比工艺，面向3D NAND和DRAM向更高层次演进时的刻蚀瓶颈。

Prefima Unicore AM是12英寸原子层沉积金属钼设备，对准超高堆叠存储的字线填充；四款薄膜沉积覆盖氧化硅/氮化硅叠层和金属硅化物集成。

碳化硅外延落在功率器件这条独立赛道上。没有一台是光刻机，但每一台都卡在光刻之后必须有人干的活上。

支撑这个判断的不是参数表，是产线数字。2026年上半年中微营收66.91亿元，同比增长34.89%。

截至6月底，累计超过8800个反应台在国内外220余条生产线实现量产，54种高端设备在售。半导体设备不是在实验室里被“发明”完的，是在晶圆厂里用一片一片晶圆跑出来的。

反应台跑得越多，工艺窗口收得越窄，迭代就越难被外部节奏打断。

在我看来，中微这次最值得看的地方，不是又发了多少台，而是它把力气花在了光刻之后那些不抢头条、但决定一条产线能不能真正跑起来的工序上。

这条路的考验也很具体：平台扩张要继续过客户量产验证和重复性检验，EUV那道主闸门并没有消失。

结语

回到2026年9月的两个场景：无锡展台上六款设备没有一台光刻机，英特尔把14A风险试产提前到2027年下半年。两件事隔着太平洋，量的却是同一段从资本决策到晶圆可量产输出的工程时间。

英特尔用背面供电和High-NA换设备效率，前提是良率曲线和PDK交付不出岔子，中微把刻蚀、沉积、金属化做厚，前提是平台扩张能通过产线重复性考验。路径不同，验收单是同一张。

2027年的风险试产和2028年的量产爬坡，会比任何发布会都更早给出答案。