ASML或推出混合键合设备，混合键合领域格局被搅动？

近期，半导体研究机构SemiAnalysis分析称，通过对ASML提交的27项专利申请进行梳理，可以看出这家光刻机巨头正在研发混合键合设备，且很可能首先推出芯片到晶圆（D2W）混合键合工具。

一旦这一消息为真，将直接挑战当前该领域的龙头BESI的核心地盘。对此，ASML方面既未证实也未否认，仅表示不予置评。但市场已经做出反应，消息传出当日，BESI股价重挫4.8%，较6月高点已腰斩过半；而ASML在阿姆斯特丹上市的股票则微幅收涨。BESI此前已接连遭到瑞银和美银降评，美银明确将“ASML加入竞争的潜在风险”列为其下调评级至“中性”的理由之一。

为什么是混合键合？ 那ASML为何为盯上混合键合领域呢？

当制程微缩逼近物理极限，单纯依靠晶体管尺寸缩小来提升性能的途径已经趋于极限，业界把越来越多的希望寄托在封装环节。混合键合（Hybrid Bonding）正是先进封装中最前沿的技术路径之一——它不再使用传统的焊料凸点，而是让两片芯片的铜走线直接面对面实现电性连接，互连间距可以缩小到微纳米级别。

这种 "面对面" 的亲密接触带来的好处是显而易见的：互连密度大幅提升，信号传输路径缩短，功耗也随之下降，带宽密度则呈数量级增长。对于当下最热门的AI算力芯片而言，HBM高带宽存储与逻辑芯片之间的互连效率，几乎直接决定了整颗芯片的实际表现。换句话说，混合键合不再是封装环节的 "配角"，而是决定下一代芯片性能天花板的关键环节。

也正因如此，BESI在这一领域的领先地位被市场视为其最重要的成长引擎。作为欧洲最大的封装设备供货商之一，BESI在混合键合设备领域积累深厚，其客户覆盖了全球主要的存储与逻辑芯片大厂。市场给予它的高估值，很大程度上正是押注混合键合在AI时代扮演的重要角色。

先进封装：未来提升芯片性能的关键

再从上一个层面而言，先进封装在未来提升芯片性能方面也起到关键作用。

过去，芯片性能提升主要靠制程微缩——从微米到纳米，每一次制程迭代都带来晶体管密度的跃升。但进入3纳米以下节点后，High-NA EUV等新一代光刻设备的成本和复杂度急剧攀升，制程迭代的边际收益正在递减。与此同时，AI大模型对算力的胃口却呈指数级膨胀，单靠单颗芯片的晶体管堆叠已经难以满足需求。

于是，行业共识逐渐清晰：把多颗芯片像搭积木一样高密度地集成在一起，通过先进封装实现"系统级"性能提升，成为后摩尔时代最现实的路径。2.5D/3D封装、Chiplet异构集成、HBM堆叠等这些技术名词的背后，都是同一个逻辑：不再追求单芯片做到极致，而是通过更精巧的"组装"来释放系统性能。

ASML首席技术官皮特斯今年3月接受路透专访时已经释放过信号：公司正规划推出更多封装设备。2025年，ASML已推出首款先进封装设备，这次被专利曝光的混合键合研发方向，可以看作是这一战略的自然延伸。Chip Stock Investor共同创办人罗索利洛的判断颇具代表性，他表示在EUV光刻基本盘之外，新一代封装设备对ASML维持成长叙事和高估值至关重要。

ASML进军混合键合领域优势

根据SemiAnalysis对ASML专利文件WO2025201788A1的剖析，ASML设计的D2W键合机与传统路径截然不同：不是用键合头从切割好的晶圆上逐颗拾取芯片并放置，而是让每颗芯片在独立托架上沿轨道依次经过检测、清洗、等离子活化和计量工位，最终在键合工位完成贴合。这一轨道式架构的独特之处在于，它将多道工序串行整合到同一平台，既可能提升工位利用率，也为异构集成留下了空间。

但真正让业界侧目的是，ASML在对准精度和颗粒控制上的积累。这两个因素直接决定混合键合的良率，而ASML在光刻系统中处理套刻精度和污染控制已逾数十年。台积电曾将套刻精度称为SoIC芯片“最大的挑战”；随着台积电混合键合间距从当前约6微米向2029年的4.5微米收缩，对芯片放置精度的要求只会更加苛刻。在D2W混合键合中，对准误差和颗粒缺陷是良率的直接杀手，而良率恰恰是混合键合从“实验室可行”走向“量产经济”的核心障碍。美银在降评报告中点出了同样的逻辑：混合键合当前大规模应用的主要堵点在于生产良率偏低，而ASML在高精度、高速光刻领域的技术能力，可能为其进入这一市场创造非对称优势。

谁会被波及？

ASML的入局，冲击波首先落在BESI身上。作为当前混合键合设备的头部供应商，BESI面临的不仅是份额被切分的风险，更棘手的是定价权和议价能力可能被削弱。瑞银和美国银行近期已接连下调BESI评级，分析师的担忧有两层：一是混合键合的实际导入速度可能不及市场此前的乐观预期，二是 ASML 这样量级的玩家进入后，竞争格局将被重塑。

但震动不会止于BESI。在更广泛的先进封装产业链上，几家头部代工与存储大厂既是混合键合设备的采购方，也是技术路线的押注者。台积电、三星、SK海力士、美光等企业在3D堆叠和HBM上的产能布局，都与混合键合设备的供应格局深度绑定。ASML如果携其在精密对准、表面处理和工艺控制上的深厚积累切入这一领域，理论上有能力提供从光刻到键合的整线解决方案，这对现有封装设备厂商的客户粘性将构成实质性挑战。

当然，挑战和机遇从来是一体两面。对那些苦于BESI设备交期和议价能力的芯片大厂而言，多一个重量级供应商意味着更多选择权；而对整个行业来说，ASML的入场本身就是一张强有力的背书——连光刻霸主都认为先进封装值得重注，说明这条赛道的战略价值已经不容置疑。

此外，混合键合的设备链条并不只有键合机一个环节。应用材料依托其在化学机械平坦化（CMP）领域的长期积累，已经在混合键合的材料与平坦化步骤中占据关键位置，并于近年推出集成式D2W混合键合系统，试图将沉积、CMP和键合纳入同一工艺闭环。东京电子则在晶圆到晶圆（W2W）混合键合上展示了从1微米向亚150纳米间距推进的能力，其设备在NAND和DRAM的W2W量产路径中占据先机。EV Group和ASMPT在D2W和特殊键合应用中也各有据点。

结语

目前，ASML进军混合键合领域只是各方的猜测，ASML管理层尚未发布任何正式消息，但显然市场已经做出了一些反应，不管后续怎样变化，可以确定的一点是，先进封装正在从 "后段工序" 变成芯片性能竞争的主战场，混合键合作为先进封装性能杠杆的地位也不会改变，围绕它的设备竞争也只会随着AI芯片与HBM的堆叠需求上升而变得更加密集。