算力需求催热高速接口IP，国产厂商加速布局

从GPU、HBM到Chiplet，AI算力增长持续推高数据传输需求，高速接口IP正成为国产半导体厂商竞相布局的新方向。

随着AI算力需求持续增长，数据传输能力正成为影响芯片性能的重要因素。从GPU与HBM之间的数据交换，到不同计算芯片之间的高速互联，越来越多的应用开始对接口带宽、传输延迟和功耗提出更高要求。

近日，在上海举行的第26届中国国际工业博览会上，集成电路展国芯展首次亮相，芯片设计、晶圆制造、封装测试及设备材料等产业链企业集中展示相关产品与技术。合见工软、概伦电子、奎芯科技、上海晟联科等企业均展示了高速接口IP或相关解决方案。

与此同时，工业和信息化部、国家发展改革委发布的《电子信息制造业发展“十五五”规划》提出，加快发展电子设计自动化工具（EDA）和知识产权核（IP核）。AI算力需求增长与政策支持，为国产高速接口IP产业带来新的发展机会。

从算得快到传得快

IP核是芯片设计中可重复使用的功能模块，能够帮助设计企业减少重复开发工作。按照功能划分，半导体IP涵盖处理器、接口、存储器及模拟等多个类别。其中，高速接口IP主要负责芯片与芯片、处理器与存储器，以及芯片与外部设备之间的数据传输。

在AI服务器中，GPU需要频繁访问HBM等高带宽存储器，不同计算节点之间也需要通过高速互联交换数据。随着计算能力和数据吞吐量不断提高，接口带宽、延迟、功耗与稳定性变得更加重要。

不同接口IP承担着不同任务。SerDes负责高速串行数据的发送与接收，PCIe广泛用于处理器、加速器及其他设备之间的连接，DDR和HBM接口服务于存储器访问，UCIe则面向封装内部不同裸片之间的互联，为Chiplet设计提供标准化接口。

根据相关技术规范，PCIe 6.0支持最高64 GT/s的数据传输速率，并采用PAM4信号调制和前向纠错等技术。UCIe也在持续推进Chiplet互联标准的发展，为不同裸片之间的数据交换提供统一的技术基础。

这些技术的发展，让高速接口IP成为AI芯片及数据中心产业链中的重要环节。随着计算、存储和互联需求同步增长，接口IP厂商迎来更多产品开发和商业化机会。

多家厂商加码高速接口IP

从工博会的展示情况来看，国内相关企业正在围绕不同应用场景完善产品布局。

合见工软的产品线涵盖数字芯片EDA工具、系统级工具及高速接口IP。概伦电子围绕高性能高速接口提供相关IP方案，服务于高端SoC、数据存储、高清显示及高速互联芯片的研发需求。

奎芯科技布局了HBM、UCIe、LPDDR、ONFI、PCIe、USB和eDP等产品，并展示了用于IP验证的测试芯片。随着Chiplet设计和芯片互联需求增长，公司还推出了M2LINK、D2D等互联相关产品。

上海晟联科的产品覆盖112G/56G SerDes、PCIe 6.0/5.0 IP及解决方案。据公司相关人员向财联社介绍，其SerDes通道累计商用量产出货已超过2亿条。公司表示，AI算力中心建设带动GPU、CPU等芯片需求增长，也为高速接口IP创造了更多应用机会。

芯耀辉长期专注于高速接口IP领域，产品涵盖PCIe、DDR/HBM、SerDes和UCIe等类别。公司联合创始人、董事长兼CEO曾克强表示，AI带来的海量数据处理需求，进一步提高了计算、存储与互联之间的协同要求。芯耀辉称，其相关IP已在国内外主流先进工艺平台实现量产，部分客户已从PCIe 5.0向PCIe 6.0升级。

从市场规模来看，行业机构IPnest数据显示，2024年全球接口IP市场规模达到23.65亿美元，同比增长23.5%。当年全球设计IP市场规模为84.9亿美元，同比增长20.2%。IPnest此前预计，到2029年，全球接口IP市场规模有望达到54亿美元。

市场需求也在推动企业调整业务布局。概伦电子完成锐成芯微及纳能微相关股权收购，进一步拓展半导体IP业务。和顺石油则通过股权收购、增资及表决权委托取得奎芯科技控制权，并于2026年5月公告将其纳入合并报表范围。

高速接口IP的技术门槛

高速接口IP的研发难度，首先体现在传输速率提升后，信号质量与可靠性要求随之提高。

数据传输过程中，信道损耗、串扰、抖动和噪声都会影响接收端对信号的判断。以PAM4为例，相比传统两电平信号，四电平调制能够在相同符号周期内传输更多信息，但相邻信号电平之间的判定空间更小，对信号质量和接收端处理能力提出了更高要求。

为保证高速数据传输的可靠性，接口设计需要综合考虑收发机均衡、时钟同步、链路训练、纠错机制及信号完整性等因素。传输速率越高，芯片设计、仿真、验证和测试的复杂程度也随之增加。

与此同时，高速接口IP与制造工艺之间存在紧密联系。同一套设计在不同工艺节点上的电气特性可能存在差异，需要针对具体工艺进行适配和验证。对于面向先进工艺的产品，厂商还需要积累设计经验、测试数据和量产记录。

芯耀辉联合创始人、CTO李孟璋表示，客户选择接口IP时，首先关注质量、可靠性和可量产性。接口模块一旦出现问题，就可能影响整颗芯片的量产进度，因此客户会重视厂商已有的验证记录和应用经验。

从IP设计走向系统协同

随着芯片集成度不断提高，客户对接口IP的需求逐渐延伸到系统级解决方案。

以Chiplet为例，不同功能裸片通过先进封装集成后，需要依靠高速接口完成数据交换。接口性能受到芯片布局、封装结构和电路板设计等多方面因素影响，单独优化某一模块，未必能够带来整套系统性能的提升。

因此，接口IP厂商需要与芯片设计企业、EDA厂商、晶圆代工厂及封装测试企业密切协作。从前期架构规划、接口选型和工艺适配，到后续流片验证、封装设计和系统调试，各环节都需要配合推进。

对于国产厂商而言，产品覆盖范围和跨工艺交付能力也逐渐成为重要竞争因素。芯耀辉联合创始人、董事长兼CEO曾克强表示，客户往往需要根据具体应用集成多种接口IP，并在成本与性能之间选择合适的工艺节点，因此希望供应商能够提供跨工艺、多品类的解决方案。

上海市集成电路行业协会秘书长荣毅在集成电路设计创新论坛上表示，集成电路设计连接着技术创新与市场应用。一款芯片从设计走向市场，涉及前端需求分析、IP与EDA工具支持，以及后续的制造、封测、软件适配和应用验证。

从市场需求到技术研发，再到流片验证与规模量产，高速接口IP的发展需要整个产业链共同参与。随着AI芯片、数据中心和Chiplet技术持续发展，接口IP厂商的竞争也将进一步延伸至工艺适配、系统设计和量产服务等环节。

*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。