华为徐松余：麒麟9050芯片已量产，逻辑折叠首次产品化落地

2026年10月13日，上海练秋湖的华为研发中心。徐松余，华为半导体业务无线终端芯片产品管理部部长，站在现场一块放大的芯片模型旁，向在场媒体确认：麒麟9050系列实现量产。

同一个下午，华为第一次把“逻辑折叠”这套技术讲透。好几块DIE像叠积木那样上下摞起来，目的只有一个——让信号在芯片里少跑路。

当最先进的制程设备拿不到的这些年，这颗被折起来的芯片，到底凭什么把性能顶上去？

这场沟通会最耐读的细节，是华为把一张完整的芯片架构图摊到了媒体面前。（据科技日报）

一张架构图意味着大芯片被拆成了哪几颗小芯片、彼此怎么连接、数据走多快，全都标得清清楚楚。这在几年前是不可想象的画面。

比图纸更受关注的是排期。官方透露，下一代麒麟已经进入测试阶段，测试数据达到预期。（据界面新闻）按部就班的节奏，说明后续产品没有出现方向性岔子。

流片是芯片制造里最花钱的环节，一次试错的代价极高。下一代能顺利进测试、数据达标，说明这一笔钱花在了点子上。

量产并非发布会当天才发生。9月7日，华为Mate XT 2三折叠旗舰率先搭载这颗芯片；10月1日，Mate 90系列发布，Pro Max等高配上了同一代产品。（据科技日报）芯片的节奏，始终跟着旗舰的节奏走。

更早的背景在2020年前后。那几年，麒麟芯片的外部供应链明显收紧，造芯的脚步一度踩空。（据界面新闻）

2023年8月，麒麟在阔别约三年后重回新机。当时外界最大的疑问只有一个：它到底还能不能回来。（据界面新闻）

三年并不短。一款手机从立项到退市，通常也就两三年。麒麟缺席的那几年，足够外界把“自研芯片”这件事翻来覆去地质疑好几轮。

两年多过去，徐松余给出一个量级：从2023年至今，搭载过麒麟芯片的终端，累计卖出突破1亿部。（据财联社）

这一亿部的分量在于：它意味着这条自研芯片路线已经跑通了规模化上车——不再是实验室里的样品，而是被装进了数以千万计的日常手机里。要知道，这一亿部是实打实装在用户手里的终端，不是产线上空转的产能数字。

这一亿部背后，还有一层产业链的分量。一颗芯片从图纸到量产，从来不是单点突破能成的事：DIE怎么分工、键合封装谁来做、上亿台整机怎么落地，材料、装备、封测、整机每一环都得咬合同一条节奏。

所谓中国电子产业的托举，指的就是这层意思。一家跑得快不算数，整条链一起往上走，这颗折起来的芯片才走得出实验室，真正装得上亿部手机。

从“能不能回来”到“发货破亿”，中间隔着一整轮完整的产品周期。换句话说，这场沟通会与其说是宣布量产，不如说是给三年的自研长跑盖章。

叙事的味道也悄悄变了。恢复供应那一年，发布会的关键词是如释重负；这次连图纸都直接公开，姿态换成了从容展示。（据科技日报）一个不再需要解释“为什么还能做”的团队，开始对外讲“到底怎么做出来的”。

过去几十年，芯片变强靠的是同一招：把晶体管越刻越小，行话叫几何缩微。线宽压不下去的那天，性能的天花板也就到了。

徐松余的判断很直接：行业创新的着力点，已经从几何缩微挪到了时间缩微上。（据界面新闻）

这句话翻译成大白话是这样的：电信号在芯片里跑，同样要花时间。走线越长，跑得越慢、越耗电。让信号少跑路，等于在同样一秒里多算好几步。

几何缩微是在平面上做文章，追求更细的线；时间缩微是在立体上做文章，追求更短的路。两条路，争的是同一个目标。

逻辑折叠就是奔着这个去的。设计的第一天，团队就用三维眼光，把好几颗DIE当成一颗大芯片来协同，而不是把所有器件平铺在一张硅片上。（据科技日报）

先把DIE这个词说清楚：它就是从大硅片上切下来的一小块晶片，芯片的核心都在上面。过去一颗手机芯片用一颗DIE；折叠的做法，是把好几颗这样的小块拼在一起协同干活。

打个比方：摊平的单芯片像一座大平房，所有住户一字排开，走廊被拉得很长；折起来则是把几层楼叠在一处，住户用电梯直接上下连通，省去横穿大半个院子的路。

这套打法也不是一天练成的。徐松余回顾，逻辑折叠大约从2022年前后起步，团队刚上手时几乎是白手起家——配套的设计工具没有现成的，跨层协同的流程也得从零搭。

四年里卡过好几道关。多颗DIE叠到一起，信号在层间穿来穿去，跨层互联的额外开销比平面走线高出一截，早期叠合的良率也上不去；更麻烦的是，折叠后的性能该拿什么尺子量，行业里没有成熟的基准测试方法，这套衡量标准得自己一点点做出来。

工具是一个个补的，流程是一轮轮磨的。等到敢把完整架构图摆上沟通会，这条路已经走了四年。

效果落在三组硬参数上。整套工艺让晶体管密度提高了53.5%；高配版本的CPU大核，能效水准提高41%；NPU性能提升140%，同一时间功耗反而降了66%。（据界面新闻）

NPU是手机里专门管AI运算的单元；这样一组数字，意味着同一批智能任务，算得更快、耗电更少。

这种AI算力提升，落到体验上有个直观例子。徐松余介绍，麒麟9050 Pro能在手机本地流畅运行30B参数的MoE端侧大模型——端侧的意思是，大模型不用传到云端，直接在手机里算，反应更快，也不依赖网络。

关键还在内存账。跑起这类大模型，新增占用的内存只有2.5GB，比上一代省了约75%。同样的智能任务，上代要吃掉一大块内存，这代只动一小角，手机同时再干别的事才不至于捉襟见肘。

封装环节的数字同样具体：芯片与芯片之间靠混合键合贴在一起，间距压到1.5微米；按计划，2027年前后这一数字要缩到1微米以内。上下两片之间，高速互联通道的数量开到数千万条的量级。（据科技日报）

再往细里说：过去两片芯片贴在一起，中间要隔着一层焊料，像隔着一块木板握手；混合键合让两片硅片直接贴在一起，间距以微米计——大约是一根头发丝直径的几十分之一。

这套打法也不是临时拼出来的工程巧思。今年5月，何庭波在IEEE ISCAS的讲台上正式提出“韬（τ）定律”，把密度与性能如何同步突破这件事，写进了可以公开讨论的学术框架。（据华为官网）

定律的分量在于，它让这套打法从工程经验上升为可推导的方向，后续几代产品都能照着这个坐标系往前排。

换句话说：既然最先进的制程线宽一时拿不到，那就靠架构创新把系统体验顶上去。这是和摊平单芯片截然不同的另一条路。

质疑的声音并不客气：靠折叠堆出来的性能，究竟能不能真正追平先进制程那几代的代差，外界并没有定论。对这个问题，华为自己的措辞相当克制，只说殊途同归，从不宣称替代。（据界面新闻）

所谓代差，是指同样大小的一块面积上，别人每一代能多塞几成晶体管；折叠再精巧，也只是把已经拿到的晶体管组织得更高效。

华为也没有给“几年追平”下任何时间表。这种克制，反而比喊出超车口号更让人踏实——路线之争没有裁判，只有一代一代的数据说话。

徐松余在会上主动列出了还没过关的环节：软件工具链怎么适配、不同工艺之间的差异怎么补偿、良率和散热怎么压住。这些问题，都要靠2027年及后续几代产品逐一验证。（据科技日报）

先把这几个词说成人话。工具链指的是设计芯片用的整套软件；工艺差异补偿，是说不同批次、不同封装之间要靠算法把误差抹平；良率则是每一千片里到底有几片合格。这些都不是发布会上能一次讲完的账。

散热的意义更直接：芯片长时间满负荷运转，热量散不出去就只能降频，纸面性能再高也发挥不出来。

敢于把短板摆上台面，本身就说明一件事：这不是一场发布会PPT秀，而是要熬上好几代产品的硬功夫。

把时间拉长到三年，外界当时盯着的问题是麒麟9000S能不能回来；如今的问题，已经换成下一代测试顺不顺利。中国芯片话题的主题，就这样悄悄换了。（据财联社）

沟通会结束时，大屏上的画面被反复提起：两片DIE一上一下叠放，密密麻麻的互联通道逐一点亮，像夜里从高空俯瞰的城市灯火。曾经被卡住的那条路，最终是靠重写设计规则走通的。

（本文综合华为官方披露与公开报道，麒麟9050系列量产与逻辑折叠技术落地，标志着国产手机芯片在自主路线上迈出关键一步。）