辽宁
10月12日，华为在上海练秋湖举行终端创新技术沟通会。现场一颗麒麟9050 Pro芯片被摆上展台，就在Mate XT 2三折叠手机旁边。
看到这条消息，我首先注意到的不是这颗芯片终于露出了真身，而是它有一个很特别的名字：逻辑折叠τ芯片。
手机屏幕可以折叠，我们已经很熟悉了。可芯片为什么也要折叠？这件事值得往深处看一看。过去这些年，我们判断一颗手机芯片是否先进，最习惯看的就是制程。7纳米、5纳米、3纳米，数字越来越小似乎就意味着芯片越来越强，这种理解有它的道理。更先进的制造工艺，确实能够为芯片性能和能效提供重要条件。但芯片的进步并不只有这一条路。
麒麟9050 Pro这次带来的逻辑折叠技术，关注的就是另一个问题：当芯片内部的电路越来越复杂，能不能通过改变布局让信号传递得更快一些？按照华为公开的技术介绍，逻辑折叠并不是把一颗芯片像手机屏幕那样折起来，而是将原本主要在平面上排布的逻辑电路，改为分层布局并通过高密度的垂直互联连接起来。
这个变化，普通人怎么理解？
我们可以想象一栋办公楼，过去很多部门都安排在同一层，两个部门之间要传递一份文件可能需要沿着走廊走很远。现在把相关部门合理地安排在上下两层，再增加直接连接的通道，有些文件就不用绕那么远了。芯片内部当然远比办公楼复杂，但这里有一个相通的道理：距离和路径有时也会影响效率。
华为公布的数据显示，逻辑折叠架构通过500万条信号传输键合，实现125TB/s的跨Die传输带宽，关键路径时延下降30%。
这里最值得关注的我认为不是带宽数字有多大，而是最后那项指标。所谓关键路径，可以简单理解为芯片完成某项运算时决定速度上限的重要信号通路。它走得慢相关电路就可能不得不等，如果能够缩短这条路径上的传输时间，就有机会提高电路的运行效率。
这也让我重新思考一个问题。
过去谈芯片进步，我们的目光大多集中在晶体管能做得多小。现在，芯片内部的电路怎样排列、不同部分怎样连接，同样值得关注。制造工艺决定了芯片能够获得什么样的基础条件，设计则决定了工程师怎样利用这些条件。两者不是谁替代谁，而是共同影响最终表现。
当然，逻辑折叠也不是没有代价。分层设计需要解决更复杂的制造、连接、供电和散热问题。关键路径时延下降30%，也不能直接理解成整颗芯片性能提升30%。这一点必须分清楚。
在10月1日的Mate 90系列发布会上，华为公布了整机性能提升数据。其中，搭载麒麟9050 Pro的Mate 90 Pro Max典藏版等机型，所对应的整机性能提升幅度为31%。但整机性能是芯片、操作系统、散热和软件优化共同作用的结果，不能全部归功于逻辑折叠这一项技术。我反而觉得，弄清这些区别才能真正看懂麒麟9050 Pro的价值。
对普通用户而言，我们未必需要记住芯片内部有多少条连接，也不必每天关心关键路径时延。我们真正关心的，是手机能不能更流畅，复杂任务能不能完成得更快，性能提高以后，耗电和发热能不能控制得更好。这些体验，最终都要依靠一项项具体的工程改进来实现。麒麟9050 Pro还有灵犀CPU、马良GPU和达芬奇架构NPU，能够为图形处理和端侧AI提供算力支持。但它们的实际体验，仍然需要放到具体设备和应用中观察。一颗芯片的价值，最终不是参数表写得多漂亮，而是这些技术能否稳定地转化为用户每天都能感受到的改善。
回过头看，10月12日这次线下展示，最有意思的地方也许就在这里。麒麟9050 Pro早在9月就已经发布，今天并不是第一次公布它的存在。真正值得持续观察的，是逻辑折叠这种设计思路能否从一代产品走向更多产品，并逐步证明自己的性能和能效收益。
我一直认为，判断一项技术的意义，不能只看它今天达到了什么数字，还要看它为下一步留下了多少空间。麒麟9050 Pro让我看到的，是芯片设计正在尝试从内部结构中寻找新的效率空间。制程依然重要，但它不应该是我们理解芯片先进程度的唯一尺度。
以前我们关心芯片能做得多小。现在，也该关心它能把内部的路走得多短。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
