北京
新京报贝壳财经讯（记者罗亦丹）记者10月10日获悉，长鑫存储4F² DRAM架构研发取得关键进展。该公司总裁曹堪宇博士在第四届集成芯片和芯粒大会上发表演讲，全面介绍了长鑫存储在DRAM器件、4F²架构及混合键合等方向的技术探索与积累，并官宣预计年底将推出融合了上述先进技术的新一代DDR5 RDIMM产品。
据曹堪宇博士介绍，长鑫自成立以来就启动了4F²的研究和专利布局，公开专利族超300件，数量领先海内外厂商。长鑫在2021年发布了大陆首篇4F²架构相关的论文，并在2023年、2025年的两篇论文中分享了在该架构上的研发进展。
在演讲中，曹堪宇博士详细介绍了DRAM的技术发展演进，剖析了6F²和4F²架构的工艺挑战。他表示，长鑫的4F²架构，最核心的特色是在DRAM存储阵列晶体管上的创新，即自研的VSG（Vertical Surrounded Gate）晶体管。VSG晶体管采用了垂直包围沟道结构，能实现更强栅控，解决漏电与短沟道效应痛点，同时竖立的晶体管也助力面积微缩，提升存储密度。
短沟道效应是传统水平结构晶体管随制程微缩必然出现的问题，会导致器件阈值电压漂移、性能不稳定；而漏电问题对DRAM的影响则更为核心：DRAM的存储单元依靠电容存储的电荷多少来区分逻辑“1”和“0”，电容能否留住电荷直接决定了DRAM能不能正常工作。如果漏电过高，电容的电荷会快速流失，还没到定期刷新的时间点，电荷就已经少到无法被正确识别，会直接出现数据错误，甚至引发系统崩溃。为了缓解漏电，行业常规做法是提高数据刷新频率，频繁给电容补充电荷，但刷新操作本身会额外消耗功耗，还会挤占内存读写带宽，拖慢响应速度，反而拉低了内存的整体性能功耗比。
目前DRAM行业内主流的架构是6F²架构。6F² 是衡量 DRAM存储单元面积的一个核心指标。在DRAM芯片设计中，一个存储单元通常由一个晶体管（1T）和一个电容器（1C）组成。F（最小特征尺寸）代表晶圆制造工艺中光刻技术能实现的最小线宽或间距。4F² 意味着每个单元仅占 4 倍最小特征尺寸的平方，因此单位面积内的晶体管数量会增多，实现了存储密度的提升。
从 6F² 到 4F² 的跨越，本质上是晶体管沟道方向从水平布局向竖立布局的根本性变革。这意味着6F²时代的设计和工艺流程无法完全复用，需要整合新一套的工艺流程。据悉，研发过程中，长鑫存储对多项核心工艺流程展开了深度技术探索与突破，全面优化涵盖字线金属化、位线成型以及结激活等关键工艺，以实现最优的性能与功耗比。
编辑 岳彩周
校对 付春愔
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
