河南
很多人都觉得半导体行业还在死卷“晶体管能做多小”，拼制程挤破头都要往前冲。可2026年5月华为抛出来的“韬定律”，直接给产业指了一条完全不一样的新路。更巧的是，才过去三个月，英伟达就甩出了自己的新方案，底层思路居然跟华为凑到了一块。这到底是英雄所见略同还是抄作业？这里头藏着后摩尔时代半导体行业的新玩法，不少人还没看懂。
2026年5月25日，华为在上海举办的国际电路与系统研讨会上，正式发布了“韬（τ）定律”。它的核心思路根本不是接着死磕把晶体管越做越小，反而转头从时间维度找突破口。说白了就是缩短信号传播的距离，把时延降下来，再通过器件、电路、芯片到系统的全链条协同，继续往上堆性能。
有意思的节点，刚好出现在三个月后的8月26日。那天英伟达公开了自己全新的NVHBM方案。它把原本放在计算芯片一侧的大部分HBM接口和控制功能，进一步下沉到了HBM基座芯片当中，让存储系统自己承担更多控制工作。英伟达官方给出的数据显示，和标准HBM4E相比，单堆栈内存带宽最高提升30%，HBM功耗最高能降15%。
单看具体的技术形式，两家公司做的当然不是同一件事。可只要往下挖底层方向，就能发现一个明明白白的共同点。现在的芯片竞争，早就不能只盯着“晶体管还能缩小多少”，还得盯紧数据要搬多远，信号要跑多久。
过去几十年，半导体行业最熟悉的路就是几何缩微。尺寸越做越小，同一块面积里能塞进更多晶体管，性能跟着水涨船高。可越往先进制程走，制造复杂度、成本、功耗还有互连的问题，就越来越突出，很多厂商都快扛不住了。
整个产业现在都在悄悄换打法。不是说缩尺寸这条路完全走不通，只是大家都开始找新的增量。华为提出逻辑折叠，目标就是缩短芯片的关键路径。英伟达调整内存和计算之间的连接方式，就是想减少数据搬运带来的额外损耗。
AMD很早就开始推3D堆叠技术，其他厂商也在不断加码先进封装、芯粒和近存计算方向。这些路线的名字各不相同，背后却越来越像是在解同一道题。既然继续缩尺寸越来越难，那就重新安排芯片内部各个模块的位置和连接关系，从架构设计里挖潜力。
所以说英伟达是“三个月抄完华为作业”，这个说法真的站不住脚。这么复杂的半导体架构设计，不可能三个月就完成研发、验证再对外公开。两家企业更像是顺着各自不同的技术积累走下来，刚好走到了相近的产业方向上。
真正值得关注的，反而不是谁抄谁的八卦，是华为为什么要把这种产业趋势归纳总结成“韬定律”。华为公开的数据显示，过去六年已经按照这个思路设计并量产了381款芯片，还预计到2031年，高端芯片晶体管密度就能达到1.4纳米制程的同等水平。
2026年5月华为公开信息的时候，只说秋季会推出一款完整采用逻辑折叠技术的新麒麟芯片，当时并没有确认“麒麟9050 Pro已经成为首款落地产品”这个说法。这点刚好是很多博眼球的“谁抄谁”叙事，直接漏掉的关键信息。
半导体进入后摩尔时代以后，真正的竞争核心早就变了。原来比的是单颗芯片的制程参数，现在比的是整套系统工程的能力。制程是一环，封装是一环，内存是一环，互连也是一环，最后还要把软件、编译器、服务器和数据中心放到一起算总账。
谁能少搬一次数据，谁就可能省下一笔不少的功耗。谁能缩短一段关键路径，谁就可能多挤出一点实打实的性能。放到现在这个阶段，单项参数好看未必还能决定胜负，体系协同能力的重要性只会越来越高。
华为提出韬定律的意义，其实就在这里。它不是宣告摩尔定律失效，也不是说自家就握了唯一的正确答案。它是给中国半导体产业提出了一条非常现实的路线，当传统技术路径被限制的时候，不必永远在同一个维度里硬碰硬。
完全可以从架构、互连、封装和系统协同里，寻找新的效率提升空间。真正高水平的技术竞争，从来不只是把别人已经走过的路再走快一点。更重要的是，别人都扎堆走直线的时候，你有没有能力重新画一张属于自己的地图。
参考资料：人民日报 探索后摩尔时代的芯片发展路径
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
