北京
10月4日消息，今天余承东本人公开发布视频，面向大众进一步解读了基于韬定律打造的系列自研芯片。
视频现场Mate60、Mate70、Mate80、Mate90四代搭载麒麟芯片的机型同台亮相，余承东也直言，正是此前迭代打磨的381款各类芯片产品做铺垫，才有了如今这套基于韬定律落地的麒麟9050。
按照余承东的分享，过去几十年全球整个芯片行业都在死磕摩尔定律，思路非常直白，就是拼命把芯片内部的晶体管做的更小、排布得更密集，靠堆晶体管总数量来拉升芯片整体性能。
但这条路现在已经实实在在走到了尽头，物理尺寸的缩小已经摸到了原子级的物理极限，再往下推进研发难度指数级暴涨，制造成本也会疯狂飙升，哪怕砸下天量投入，也很难再拿到之前那种量级的性能大突破。
所以华为直接跳出了所有人挤破头的传统赛道，换了一套全新的技术思路，不靠缩小零件体积卷性能，转而靠优化传输流程省下数据跑通的时间，这就是韬定律最核心的底层逻辑。
这套思路不需要费劲把芯片内部的基础零件做的更小，反而大刀阔斧优化芯片内部的全部走线布局，让数据信号少绕弯路、少走无用的空路，传输速度更快、延迟压得更低，整机的流畅度自然就有了质的提升。
而落地这套黑科技的核心大招，就是华为自研的逻辑折叠技术。
过往传统芯片的电路布局，就像一层平平无奇的小平房，所有线路都平铺在同一个平面上，信号传输往往要绕很远的路，效率极低还容易产生发热浪费。
华为直接把这套平铺的平房改成了立体高楼，通过逻辑折叠技术把电路分层堆叠，再在层与层之间装上垂直互联的高速电梯。信号不用在平面上长途绕路，上下层之间直接快速传输，总传输距离大幅缩短，运行效率直接翻倍提升。（注：常有人把逻辑折叠与 3D 封装相提并论，小编的理解是，华为的逻辑折叠属于逻辑芯片设计层面的创新。以往，EDA 工具会把整个逻辑设计平铺成一张"大饼"来布局布线；而逻辑折叠则是把这张"大饼"分为上下两层。举个例子：在平铺式布局中，两个器件可能相距很远，需要一条长达 2 mm 的走线连接；若将其中一个器件放到另一层，对应的垂直互连距离可能缩短至几纳米，布线距离因此大幅缩短。这与 3D 封装把两颗独立的小芯片上下堆叠，在本质上是不同的。）
这套技术带来的实测性能提升全部都是肉眼可见的实实在在的进步：CPU多核性能提升23%，日常打开各类APP、多任务来回切换全程丝滑不卡顿；GPU渲染性能暴涨40%，运行大型手游的时候帧率更稳，画面呈现的画质也更细腻。
NPU人工智能算力更是直接飙升140%，各类端侧AI功能、智能运算的响应速度都有了大幅升级，日常使用的智能交互体验提升非常明显。
说到底二者的核心区别非常清晰，摩尔定律的思路是拼命把零件做的更小，靠堆料挤压性能上限，韬定律的思路则是把芯片内部的数据通路修得更短、让数据跑的更快，靠架构革新直接拉高用户实际使用体验。
不需要去极致追赶最先进的制程工艺，仅凭这套立体堆叠的全新架构，华为就实现了芯片性能的跨越式突破，麒麟9050这颗完全自主研发的芯片，实打实让整个国产半导体行业走出了一条完全属于自己的全新技术路径。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
