CoPoS封装怎么测试？微凸点、铜柱及BGA剪切测试方法

随着AI、HPC对算力和存储带宽的需求持续提升，先进封装正在向更多Chiplet、更多HBM以及更大的封装尺寸发展，传统圆形Wafer在大尺寸封装排布、面积利用率和制造效率等方面也面临新的挑战，CoPoS正是在这一背景下受到关注。

那么，CoPoS是什么？与CoWoS有什么区别？CoPoS中有哪些值得关注的机械连接结构？Micro Bump、Cu Pillar和BGA等结构又该如何进行机械可靠性测试？本文科准测控小编从CoPoS封装结构出发，为您介绍相关机械连接结构及推拉力测试机的应用。

一、什么是CoPoS封装？

CoPoS通常指Chip-on-Panel-on-Substrate，即“芯片—面板—基板”，可以理解为先进封装由Wafer Level进一步向Panel Level扩展的一种技术路线。

从名称上看，CoWoS与CoPoS最直观的区别在于中间制造载体：替代Wafer的圆形形态，Panel采用方形或矩形形态，是将先进封装的高密度互连和异构集成能力进一步向Panel Level Packaging（面板级封装）扩展，为未来更大尺寸的AI/HPC封装提供另一种制造路径。

不过，Panel越大，对翘曲、平坦度、对位精度、RDL制造以及热机械可靠性的控制也越困难。

三、CoPoS有哪些机械连接结构？

结合Panel Level异构集成的典型结构，可以重点关注以下几类：

1. Micro Bump微凸点

在采用微凸点互连的Chiplet、Logic Die、HBM等结构中，Micro Bump用于完成芯片与下层互连结构之间的高密度连接。

随着Pitch不断减小，单个微凸点尺寸越来越小，其机械可靠性可能受到焊料、UBM、Pad以及热机械应力等因素影响。

因此，Micro Bump是先进封装中比较典型的微机械连接测试对象。

2. Cu Pillar铜柱

部分高密度互连结构会采用Cu Pillar + Solder Cap形式。

公开的FOPLP异构集成研究已经展示了Cu Pillar + Ni Barrier + SnAg Solder Cap构成的微凸点结构，例如研究样品采用约35 μm直径Cu Pillar以及SnAg焊料帽。

这类结构既涉及铜柱本体，也涉及焊料和界面，因此适合根据实际可加载条件进行微剪切测试。

3. Die/Chiplet连接结构

CoPoS面向多芯片异构集成，内部可能存在Logic Die、Chiplet、HBM等多种芯片。

对于其中采用粘接、焊接或其他机械固定方式，并且芯片侧面具有直接加载空间的结构，可以根据实际封装状态考虑Die Shear。

如果Chiplet周围已经集成其他芯片、HBM、Underfill或封装材料，剪切工具可能没有足够的加载空间，此时就不适合直接进行传统Die Shear。

4. BGA焊球

CoPoS最终仍需要与封装基板、PCB等下一级结构建立电气和机械连接。

对于采用BGA形式的封装结构，底部焊球是非常典型的机械连接位置。

BGA焊球数量多、呈规则阵列分布，因此除了单颗Ball Shear，还适合进行矩阵多点剪切和不同位置强度一致性分析。

5. RDL及介电层

RDL（Redistribution Layer）负责芯片之间以及芯片与外部I/O之间的高密度布线，是Panel Level先进封装的重要组成部分。

RDL可能出现的裂纹、介电层分层、Via失效等问题，通常需要结合温度循环、电性能、截面分析、材料分析等手段进行评价。

四、CoPoS不同机械结构分别怎么测试？

从推拉力测试机应用来看，可以把CoPoS相关机械测试归纳为以下几类：

1. Micro Bump微凸点剪切

对于具有直接加载条件的Micro Bump，可以通过微剪切测试评价局部机械连接强度。

测试时首先将样品固定在推拉力测试机的测试平台上，通过显微系统定位目标凸点，根据凸点直径、高度和Pitch选择对应的微型剪切刀头。

随后将刀头移动至凸点侧面，在设定剪切高度下沿接近平行于基板表面的方向加载，直至凸点发生破坏，并记录剪切载荷。

测试完成后，还应结合显微观察判断具体失效位置，例如：

焊料本体破坏、UBM界面分离、Pad剥离或其他界面失效。

对于阵列式Micro Bump，单测一个凸点的意义有限，还可以选择中心、边缘及不同芯片区域进行多点测试，比较机械强度分布。

2. Cu Pillar铜柱剪切

Cu Pillar结构尺寸通常较小，对剪切刀头尺寸、显微定位精度以及剪切高度控制提出更高要求。

测试基本逻辑与Micro Bump类似：

定位铜柱 → 设置剪切高度 → 刀头靠近侧面 → 水平加载 → 记录破坏载荷 → 分析失效位置。

测试时不能只关注“铜柱剪切力是多少”。

如果破坏发生在焊料帽、UBM、Pad或者铜柱本体，不同位置反映的问题并不相同，因此需要结合失效形貌分析实际薄弱界面。

3. Die/Chiplet剪切

对于具有直接加载条件的Die或Chiplet，可以根据具体连接结构进行Die Shear测试。

测试前需要确认：

Die尺寸、厚度、固定方式、预计力值、剪切高度、周边空间以及样品夹持方式。

推拉力测试机的剪切刀具移动至Die侧面后，沿接近平行于基板的方向加载，记录结构发生破坏时的载荷。

如果测试过程中不是目标连接界面先失效，而是芯片、基板或其他结构先发生破坏，则不能简单把该载荷直接作为目标界面的极限剪切强度。

4. BGA Ball Shear焊球剪切

对于CoPoS封装底部采用BGA连接的结构，可以通过Ball Shear评价焊球机械连接强度。

测试时需要根据焊球直径、高度和Pitch选择剪切工具，并控制剪切高度，使刀具从焊球侧面进行加载。

BGA与单颗Die测试最大的区别之一，就是它具有明显的阵列属性。

因此测试时可以按照矩阵位置连续选择多个焊球，比较：

中心区域、边缘区域、四角区域以及不同功能区域的剪切数据。

这样得到的不只是单颗焊球的最大剪切力，还可以进一步观察整个阵列的工艺一致性。

以上就是科准测控小编为您介绍的CoPoS封装结构及机械可靠性测试方法。如果您对CoPoS封装、Micro Bump微凸点剪切、Cu Pillar铜柱剪切、BGA焊球剪切、Die Shear或推拉力测试机有疑问或需求，欢迎联系科准测控获取免费技术支持。