OpenAI：怎么用AI设计自研芯片？

人工智能大幅缩短了设计时间；而且速度只会越来越快。

8月25日，OpenAI正式发布了其首款AI加速芯片Jalapeño。Jalapeño可提供高达13.4 petaflops的4位计算能力，并可访问232GB最先进的内存，连接速度高达15.4 TB/s。OpenAI引用的基准测试表明，与该公司目前使用的Nvidia GB300芯片相比，Jalapeño可将端到端延迟降低高达3.6倍，同时功耗更低。

这些数据能否转化为Jalapeño在OpenAI推理集群中广泛应用后的实际收益还有待观察，但性能仅仅是故事的一半。另一半在于芯片的设计，OpenAI的大型语言模型（LLM）加速了这一过程。Jalapeño从最初的架构概念到首枚芯片的制造仅用了不到20个月。从首批RTL代码到流片，仅用了9个月的时间。

虽然这个时间表进展迅速，但专家认为，随着LLM的改进以及与芯片设计工具的深度集成，这个速度很快就会显得缓慢。不出所料，OpenAI对这一机遇充满信心。OpenAI硬件副总裁Richard Ho表示：“这些模型赋予了我们的工程师超能力。我们的工程师仍然是工作的主导者，他们仍然是最终的决策者。但他们的工作速度更快，可以探索更多的路径。”

Ho表示，Jalapeño的设计团队在整个项目过程中平均人数不到100人，如今随着团队推进第二代和第三代设计，人数也基本保持在100人左右。这个数字涵盖了硬件团队的各个岗位，从系统设计到软件和供应链，但不包括与OpenAI合作开展该项目的博通公司的员工。

OpenAI 和 Broadcom 之间的分工大致分为设计和实现两部分。OpenAI 团队负责端到端的系统设计，包括推理加速器、内存层次结构和网络。Ho 表示，Broadcom 则负责“从门电路开始的物理设计”。

与 Broadcom 的合作在一定程度上降低了人们对 OpenAI 开发速度的预期。智能芯片设计初创公司 Verkor.io 的联合创始人David Chin表示，“他们给出的进度计划相当可靠”，但他认为 Broadcom 的帮助对于 Jalapeño 的快速推进至关重要。“如果让其他人从零开始，这是不可能的。” Verkor.io 的另一位联合创始人Ravi Krishna称 OpenAI 的速度“相当令人印象深刻”，但他补充说，如果项目今天启动，LLM 能力的提升有望带来更快的开发进度。

加州大学圣地亚哥分校的杰出教授安德鲁·卡恩(Andrew Kahng )也对OpenAI的速度印象深刻，称其“很可能是目前同类产品中的最佳”。卡恩回忆起他曾共同组织过的2016年IEEE设计自动化未来研讨会。当时在谷歌担任工程师的理查德·何(Richard Ho)是该研讨会的主题演讲嘉宾。何对设计自动化有着独到的见解，他将芯片设计所需的时间定义为团队一天内能够完成的迭代次数的函数。

OpenAI 的 LLM 如何加速 Jalapeno 的设计

“自动化在芯片设计领域已经存在了几十年，这并非什么新问题，”马里兰大学半导体计划与创新主任安库尔·斯里瓦斯塔瓦(Ankur Srivastava) 表示。然而，语言逻辑模型 (LLM) 与以往的自动化工具的不同之处在于，它们能够理解语言和代码。他指出，这使得它们特别适用于那些“仍处于语言问题范畴”的芯片设计任务。

OpenAI 团队设计了一个能够充分利用这一优势的工作流程。OpenAI 的前端工作流程基于加速硬件综合(XLS) 构建，XLS 是一套开源的高级综合工具链，最初由 Google 开发。高级综合是一种芯片设计自动化技术，它允许工程师在更熟悉的编程环境中设计芯片。对于 XLS 而言，芯片设计人员可以使用 DSLX（一种受 Rust 启发的领域特定语言）和 C++ 等语言编写代码。然后，XLS 会将这些代码转换为Verilog，Verilog 是一种用于描述电子系统的硬件描述语言。

OpenAI 的技术人员Chris Leary表示：“我们当时在思考如何利用人工智能加快项目进度，而人工智能在处理类似软件的东西方面表现出色。XLS 在某些方面看起来像软件，所以它在这方面很有优势。” 此外，Leary 对 XLS 的功能非常熟悉，这也起到了很大的帮助，因为他在谷歌工作期间就参与了 XLS 的开发。

Kahng 也认为，利用人工智能加速高级合成（例如 XLS）的决定是合理的，因为这“对法学硕士来说更自然”，并且能够实现快速迭代。“我认为这是一种普遍适用的工作流程，而且在未来也具有发展潜力。”

同样的逻辑也促使Jalapeño团队专注于软件优化。5月份首批芯片从代工厂交付后，团队立即利用其内部人工智能模型设计软件，以运行诸如SemiAnalysis的InferenceX等基准测试。在DeepSeek的多头潜在注意力内核基准测试中，性能在约40小时内从理论上限（由芯片的计算和内存带宽决定）的0.31%提升至88.94%。Ho表示，这一结果是可重复的，因此可以缩短代工厂交付首批芯片到量产启动之间的时间。“我们所有的进度安排都将基于我们现在具备这种能力这一事实。”

alapeño 专为部署在包含 2,048 个芯片的 pod 中而设计。

虽然 Ho 和 Leary 事先猜到了 Jalapeño 团队 AI 辅助工作流程的大致走向，但 OpenAI 模型的改进确实带来了一些惊喜。

Leary表示，该项目最初借助了OpenAI的o3等模型，o3于2025年4月向公众发布（但Jalapeño团队更早就能使用）。然而，到项目结束时，团队已经能够使用GPT-6 Astra的前身模型，而GPT-6 Astra直到2026年9月3日才正式发布。Leary说，新模型可以直接在Verilog中运行，无需XLS从普通编程语言进行转换，并且它很快就能独立运行专有设计工具。

Ho 还证实，该团队可以使用内部针对芯片设计进行微调的 LLM（逻辑层模型），这些模型不对公众开放。他拒绝透露具体使用的模型，但补充说，Jalapeño 团队与 OpenAI 的研究团队合作。Ho 表示，虽然并非所有用于设计 Jalapeño 的具体模型都已公开，但目标是将该项目积累的经验应用到公司的商业 LLM 中。“可以肯定的是，Astra 及后续模型在芯片设计方面将非常出色，”他说道。

人工智能在后端优化方面的作用较小，但这可能会改变。如前所述，OpenAI 在 Jalapeño 芯片设计上的大部分工作都集中在芯片设计的“前端”，涵盖了从最初概念到编写 RTL 代码定义设计，再到验证设计在实际应用中能否正常工作的整个过程。而“后端”设计的大部分工作，例如互连布线、完成并验证时钟和电源规格，以及将必要的设计信息发送给代工厂等，则交给了博通公司，由其负责芯片的最终生产。

但这并不意味着OpenAI的工作流程忽略了后端。Jalapeño团队包括物理设计工程师，他们与博通的同行合作，为芯片的布局和布线等提供指导。

在2026年IEEE Hot Chips大会上，Ho和Leary用数据展示了AI引导的物理设计优化带来的收益，例如，与优化后的人工基准相比，矩阵乘法单元的面积减少了10%。换句话说，OpenAI声称，AI引导的优化帮助他们在相同的硅片面积上设计了比以往更多的电路。

博通公司使用了其内部工作流程。该公司团队无法访问OpenAI用于设计Jalapeño的内部模型，但他们可以访问OpenAI的公开商业模型。

Verkor.io的 Ravi Krishna 表示，OpenAI 的后端设计方法目前看来有些保守，他认为这是项目启动时间（2024 年 10 月）造成的。“过去四五个月的模型有所改进。从 2026 年 4 月开始……它们才能真正更好地处理这些任务，”他说道。Verkor.io的联合创始人 Suresh Krishna 对此表示赞同，并说道：“完全可以采用智能体循环来大幅加速后端流程。”

Ho 和 Leary 还暗示，与团队接下来的作品相比，Jalapeño 的设计工作流程可能显得过时了。“正如你所能想象的，在[Jalapeño]这个项目上，我们当时想尽可能快地推进。所以这就存在一个权衡：‘我们是想花时间进行一些创新，还是想做那些我们知道过去行之有效的事情？’”Leary说道。“对于第二代产品，我们有一个重新调整的机会，可以思考我们想要为之做好准备的所有事情。”

Ho表示，第二代芯片的工作流程中“有很多地方引入了人工智能”。他提到，在验证和物理设计方面，人工智能的应用前景广阔。Leary补充说，团队现在拥有用于自动波形处理和查看的工具。这可以自动分析与故障相关的芯片时钟信号，并有助于在硬件设计阶段就进行调试。

尽管有这些预期的改进，Ho和Leary明确表示，他们不认为芯片设计可以完全自动化。“我们并不是说任何人都能仅凭Codex（OpenAI的编码平台）就构建出最先进的AI/ML加速芯片，”Ho解释道，“我们只是在具体地讨论如何更好地使用Codex，以及我们如何专注于小团队和快速的开发周期，以实现高质量的成果。”

*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。