浙江
随着西方对华半导体设备出口管制的持续收紧，中国半导体行业在难以获取先进制程极紫外（EUV）光刻机的情况下，正将更多研发重心转向通过垂直堆叠突破晶体管密度瓶颈。作为中国本土半导体设备制造领域的领军企业，北方华创（Naura Technology Group）近日在IEEE期刊发表学术论文，宣布在下一代存储芯片3D DRAM制造工艺上取得重大技术突破，开发出一种创新的两步循环刻蚀工艺，有望为以长鑫存储（CXMT）为代表的本土存储芯片厂商开辟一条规避制裁的新路径。
在传统存储芯片制造中，EUV光刻机主要用于在二维平面上雕刻极其精细的电路纹路与微观图案。由于缺乏EUV设备，单纯依赖深紫外（DUV）设备在水平维度上缩小线宽会遭遇物理与工艺层面的多重制约。3D DRAM被普遍视为DRAM技术演进的下一阶段，其核心理念正是转向垂直制造架构，通过层层堆叠晶体管来显著提高存储单元密度，正如NAND闪存此前向3D堆叠演进一样。
北方华创在论文中阐述的方案针对硅（Si）与硅锗（SiGe）交替堆叠的64层3D DRAM结构。在这一制造流程中，Si与SiGe薄膜交替沉积，随后需要将SiGe层精准刻蚀剥离，在留下的Si层间空隙中构建字线、位线和栅极等微观结构。然而，高深宽比结构下的横向选择性刻蚀一直是行业难题，极易引发两大缺陷：一是刻蚀选择比不足导致硅骨架受损，二是微负载效应造成底部反应产物与杂质沉积堆积，导致各层刻蚀严重不均匀。
为化解这一工程挑战，北方华创设计了一种两步循环刻蚀技术。第一阶段，设备利用无偏置的电中性氟自由基对SiGe层进行定点刻蚀，该反应材料对SiGe表现出极高选择性，并在硅层表面形成一层细密的氟化锗保护膜，从而最大限度隔绝硅层遭受侵蚀。第二阶段再引入反应气体清理底部的副产物沉积，确保刻蚀气体能够在垂直方向上顺畅流动并实现纵深穿透。
根据北方华创披露的数据，该工艺实现了超过500:1的SiGe与Si刻蚀选择比，意味着刻蚀SiGe的速度比硅层快500倍以上；在厚度为200纳米的夹层结构中，硅层的单次损耗控制在10埃（1纳米）以内。更为关键的是，论文指出该工艺在跨越64对交替层堆叠的结构中实现了超过95%的结构均匀度，即使在最底层的结构厚度也能达到至少190纳米，有效消除了纵深刻蚀不均的顽疾。
这一工艺的成型，意味着中国芯片制造业正逐步搭建起绕开前道光刻壁垒的工艺工具箱。业界分析认为，长鑫存储若能将北方华创的国产刻蚀设备与相关工艺整合至产线中，将大幅提升其向3D DRAM自主量产演进的可行性，在不必依赖西方极紫外光刻机的前提下持续提升产品密度与性能，从而在全球存储芯片产业格局重塑中占据更具弹性的竞争地位。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
