北京
继 8 月 Hot Chips 2026 大会之后，三星在 SEMICON Taiwan 2026 展会上，进一步披露下一代高带宽内存 HBM 与 zHBM 的技术细节。9 月 1 日，三星电子存储产品规划部门副总裁崔璋石（Jangseok Choi）对外介绍了相关产品研发目标。HBM5：性能较 HBM4E 翻倍，基础裸片改用 2 纳米工艺
据韩国媒体 Newspim 报道，三星 HBM5 的研发目标，是实现相对 HBM4E 两倍的性能，同时将每瓦性能提升 20%、热阻下降 20%，以此应对 AI 加速器持续走高的发热问题。
在工艺迭代上，HBM5 的基础裸片（Base Die）将从 HBM4、HBM4E 所使用的 4 纳米工艺，升级为三星自研 2 纳米节点。韩国媒体 SeDaily 的消息显示，三星为 HBM5 规划了 12 层、16 层、20 层三种 DRAM 堆叠规格，产品预计在 HBM4E 之后，于 2028 年前后进入量产阶段。
zHBM：存储器直接堆叠在处理器上方
区别于传统 HBM 方案，三星还在研发全新架构 zHBM。Newspim 的信息显示，zHBM 目标性能达到 HBM4E 的 8 倍，每瓦性能提升 3 倍，热阻可降低 75%‑90%。
现有 HBM 方案中，内存与 AI 加速器（xPU）为并排摆放；zHBM 则把存储芯片直接垂直堆叠在处理器上方，大幅缩短数据传输路径，以此实现带宽与能效的同步提升。据韩国经济日报（Hankyung）消息，zHBM 预计 2029 年之后推出。
zNAND‑O 与 CUBE 存储战略
NAND 闪存领域，三星同步推进下一代存储技术 zNAND‑O。News Tomato 报道称，该产品计划 2028 年启动送样，比特密度目标达到 DRAM 的 10 倍，读取带宽与能效达到现有 NAND 的 7 倍，面向生成式 AI、大语言模型，填补介于 DRAM 与 NAND 之间的存储需求缺口。
在 SEMICON Taiwan 206 展前举办的存储高管峰会上，三星正式提出下一代存储 CUBE 战略。据 TechNews 报道，崔璋石介绍，CUBE 由容量（Capacity）、利用率（Utilization）、带宽（Bandwidth）、效率（Efficiency）四大方向构成。
- 容量
依靠垂直方向扩展存储，在不增加 PCB 电路板面积的前提下提升存储容量；
- 利用率
3D 存储不只是简单增加堆叠层数，还要优化架构，调整逻辑与存储单元排布，降低数据延迟；
- 带宽
用垂直高速通路替代横向数据通道，缩短芯片之间传输距离；
- 效率
聚焦功耗与热管理，降低单比特数据搬运能耗，提升每瓦性能表现。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
