小米自研智驾芯片什么水平？从4个参数还原玄戒D100

作者 |肖恩

编辑 |德新

玄戒O1发布400多天后，小米终于带来了下一代芯片。

不过等来的不是O2——小米直接跳过了这个编号，一口气拿出三颗产品：玄戒O3、玄戒O100和玄戒D100。

玄戒O3仍然是一颗面向旗舰终端的3nm SoC，10核全大核CPU、16核GPU、4核NPU，CPU多核性能提高60%，GPU性能提高85%，端侧AI性能提高45%，首次支持LPDDR6，内存带宽达到113.8GB/s。

玄戒O100是一颗6nm AI加速芯片，晶圆级垂直堆叠，14核NPU，1.22TB/s近存带宽。在MiMo 3B模型上，小米公布的最高推理速度达到330 Tokens/s。

第三颗D100面向智能驾驶。3nm工艺，20核高性能CPU，16核高算力NPU，最高160GB统一内存，最高支持本地部署200B参数的模型，计划2027年商用。

发布会现场还展示了两台原型机：一台由O3和O100双芯协同，取消传统手机影像模组，重做主板并加入主动风冷，内置MiMo端侧模型，实测推理速度约295 Tokens/s；另一台Xiaomi AI Cube Prototype集成O3、O100和D100三颗芯片，80GB统一内存，可以本地部署120B和3B两个模型。

三颗芯片中，D100公布的信息最少。CPU采用的什么核心，AI算力是多少，内存使用什么规格，一概没提。

它只留下了四个数字：20核CPU、16核NPU、160GB、200B。

这四个数字就是目前全部的线索。以它们和行业中已有的芯片为锚点，可以对D100做一次技术推演，试着拼出这颗智驾芯片可能的样子。以下均为推测，最终参数以小米公布为准。

一、20核CPU，16核NPU：第一梯队的算力

D100有20个高性能CPU核心和16个NPU核心，这两个参数决定了它的算力基础。

先看CPU。作为Arm架构的SoC，D100会采用什么核心？

如果只从性能出发，2027年上车的3nm智驾芯片，首选应该是Arm Neoverse V3AE。V3AE是Arm目前面向汽车计算和中央计算的最高性能核心，强调大容量高速内存、片间互联和多芯片扩展。NVIDIA Thor采用了14个V3AE核心，最高频率2.6GHz。

如果你关注国产的智驾芯片，会发现没有一家采用了这颗CPU核心。为什么只有英伟达用了？

答案在出口管制上。

Arm在截至2026年3月31日的年度报告中披露，Neoverse V系列已经达到或超过美英先进计算出口管制的性能门槛，向中国客户交付需要取得出口许可，而许可申请"具有挑战性和不可预测性"。Arm同时提到，为满足中国客户对供应确定性的要求，公司会提供不超过相关门槛的替代核心。

出口管制带来的不只是"现在能不能拿到"的问题。D100要经历多年开发和长期量产，小米汽车未来还要面对海外市场——在一颗生命周期这么长的芯片上，CPU IP的供应稳定性比短期峰值性能更重要。V3AE大概率不会是D100的选择。

那么在Arm当前的车规CPU产品线中，性能最强的核心是哪一个？

答案是Cortex-A720AE。

A720AE是Arm面向安全关键系统的最新高性能Cortex-A核心，Armv9.2-A架构，支持QM、ASIL B和ASIL D工作模式，单个DSU-120AE集群最多容纳14核。Arm给出的性能数据是，相比上一代A78AE，提升约20%。

而且A720AE也不只是纸面上的产品。2026年北京车展上，新芯航途X7同样采用A720AE，Arm称之为国内首个实现A720AE量产上车的方案。

如果D100采用A720AE作为主CPU核心，下一个问题就是：20个CPU核心如何搭配，是全大核还是大小核的方案？

在智驾SoC中，大小核搭配是很常见的选择。小鹏图灵芯片就采用了大小核混合的CPU方案——大核负责高负载的模型推理和传感器处理，小核处理通信、日志和低功耗常驻任务，在性能与功耗之间取平衡。

而理想马赫M100芯片采用24个2.3GHz Cortex-A78AE核心，全部是大核。这条路线的逻辑是：智驾场景下，CPU要同时承担模型运行时、传感器管线、数据调度和多操作系统任务，持续吞吐能力比省电更重要。NVIDIA Thor的14个V3AE，走的也是同样的全大核路线。

小米用的是"20核高性能CPU"这一表述。"高性能"三个字更接近全大核的语义。

如果D100确实使用20个A720AE大核，它的CPU能力会到什么水平？

根据Arm公布的代际性能提升，20个A720AE的理论性能总量，恰好对应24个A78AE——也就是和M100的CPU性能在同一水平。实际性能还受主频、缓存、集群互联、内存延迟和软件调度影响，而且D100是3nm工艺，在同样的功耗下性能可能会更强。

另一种可能是D100采用大小核的方案，这种配置下大概率会是16个A720AE搭配4个A520AE。A520AE与A720AE同属Armv9.2-A AE体系，可以组成异构集群。4个小核处理通信、日志和低负载常驻任务，压低日常功耗，同时保留16个大核的主体性能。

可能有细心的同学会问：玄戒O3上使用的Arm Cortex-X C1 Ultra单核性能更强，D100为什么不直接复用同一颗核心？

C1 Ultra属于Arm面向移动和客户端的Cortex-X系列，并不具备Automotive Enhanced车规安全体系。

智驾芯片需要通过ASIL等级的功能安全认证，CPU核心本身就要支持锁步、ECC、故障检测等一整套安全机制——这些恰恰是A720AE作为AE系列核心天然具备、而C1 Ultra不提供的。在功能安全要求极高的智驾场景下，D100复用O3的CPU核心可能性不大。

CPU之外，NPU是决定D100 AI算力的核心。

小米只公布了D100有16个NPU核心，没有给出具体算力。但玄戒O3的参数可以提供线索。

O3的4核NPU公布算力200 TOPS。D100有16个NPU核，正好4倍。如果两颗芯片用完全相同的NPU核心，单核阵列、频率、精度都不变，D100的NPU算力就是800 TOPS。

但D100的NPU核心会和O3完全一样吗？不一定。

车载芯片的面积和持续功耗预算高于手机SoC，小米可以为D100每个NPU核配置更宽的矩阵阵列、更大的局部SRAM、更强的数据搬运单元。假设单核计算宽度比O3增加约20%，算力就接近1000 TOPS。

所以，D100的算力水平大致是20个最新Arm车规大核加上800至1000 TOPS级别的NPU。虽然不能说是当前智驾芯片的最强算力，但稳居第一梯队。

二、160GB统一内存，关键不在速度，而在模型规模

下一个参数：最大统一内存160GB。

这个数字在车端意味着什么？拿几个公开的单芯平台做对比：NVIDIA DRIVE AGX Orin配备32GB，DRIVE AGX Thor是64GB，面向物理AI的Jetson AGX Thor提高到128GB。D100单芯上限160GB——比车载Thor高出1.5倍，比Jetson Thor还多25%。

这里的"统一内存"不是说160GB全部做在D100内部。它意味着D100的内存控制器和地址空间最高可以管理160GB外部低功耗DRAM，CPU、NPU、视觉处理器和其他计算模块共享同一块内存池。

即便只是容量上限，这个数字在车端也足够突出。那为什么其他智驾芯片很少做到160GB？

限制不在64位地址空间，而在于如何把这么多DRAM真正接到芯片上。容量增加会同时推高内存PHY面积、封装引脚、基板和PCB布线、供电与散热压力。汽车还要叠加宽温、纠错、长期寿命和供应周期要求。

160GB不是在传统智驾SoC旁边多焊几颗内存就能实现的。它要求D100从架构定义阶段就重新设计内存控制器与PHY、片上互联与缓存、以及整个封装和板级方案——是从芯片到基板的系统级协同设计。

那D100的内存会采用什么规格？

同时发布的玄戒O3提供了线索。O3已经使用LPDDR6，4组x24通道，在10.667Gbps速率下实现113.8GB/s带宽。LPDDR6标准更强调大容量、低功耗和AI推理吞吐，最高可扩展到14.4Gbps。

D100与O3属于同一代玄戒平台，商用时间又在2027年。小米既然已经在O3上走通了LPDDR6的控制器、PHY和软件适配，D100沿用LPDDR6是目前最合理的推测。LPDDR6引脚速率从12.8Gbps起步、最高14.4Gbps，相比当前主流智驾芯片使用的LPDDR5X（约8.5Gbps）高出50%以上。

按照LPDDR6单组x24通道在12.8Gbps至14.4Gbps下的有效带宽估算，如果D100追求极致带宽、布置24组通道，位宽达到576bit，理论带宽大约落在683GB/s至922GB/s之间。不过576bit物理总线也会显著增加内存PHY面积、封装引脚、基板布线和散热压力。更接近量产平衡的方案可能是16组x24通道，物理位宽384bit，带宽在455GB/s到614GB/s之间。

作为对比，小鹏图灵、理想马赫M100和英伟达Thor U的带宽都在两百多GB/s。蔚来神玑比较特殊，内存带宽达到546GB/s，但位宽高达512bit。

当然，D100也可能选择相对成熟的LPDDR5x，在性能和成本之间取平衡。最终还是要看小米对D100的定位和上车形态。

三、200B：大概率不是智驾模型

200B这个数字公布之后，很多人的第一反应是：D100要在车上跑一个200B的智驾大模型？

先不急下结论。这里给出我的判断：200B的模型大概率不是智驾模型，而是一个大语言模型。

200B的智驾大模型，在行业里有先例吗？

没有。目前量产车端部署的智驾模型，参数量远小于这个数字。

今年3月小鹏发布VLA 2.0时，车端模型的参数规模在数十亿，也就是几个B左右；8月25日小鹏公布了即将推送的VLA 6.3.0版本，参数规模提升到原来的3.5倍，按此推算大约在10B左右，已经是目前参数规模最大的车端智驾模型。

换句话说，整个行业车端实际部署的智驾模型，最大也只到10B左右。200B是它的20倍。

限制车端智驾模型参数规模的最主要因素，是推理频率。

智驾模型处理的是连续视频流。每帧画面经过视觉编码器之后产生大量token，模型需要在每个控制周期内完成所有token的处理并输出轨迹，车端对推理频率的实时性和稳定性要求极高。

如果是200B的稠密模型，帧率跑到15Hz，每秒总算力需求接近20,000 TOPS。即使是稀疏的MoE架构，考虑到其他模块的算力开销和实际硬件利用率，也不是当前智驾芯片能够承载的模型体量。

所以结论很清楚：不管是稠密还是稀疏架构，200B作为智驾模型在D100上实时运行基本不可行。

那200B更可能是什么？

从这次发布的AI Cube上能找到线索。AI Cube原型机搭载了O3、O100和D100三颗芯片，其中D100负责提供大参数模型的推理算力和内存容量。AI Cube上运行的是120B加3B的双模型——120B用于复杂推理，3B处理日常轻量任务。这个120B模型很可能就是MiMo家族的大语言模型。

MiMo当前的模型谱系中，MiMo-V2.5总参数310B、每次激活15B，是稀疏MoE架构。AI Cube上的120B模型很可能是从MiMo-V2.5蒸馏裁剪而来：减少专家数量或压缩专家规模，把总参数从310B降到120B，但保留MoE架构和核心能力。

因此，小米发布会上说的D100最大支持200B模型，指的也应该是一个多模态的大语言模型。

那D100上的智驾模型有多大？

小米去年11月开源的MiMo-Embodied具身智驾基座大模型，参数规模为8.31B。小米将MiMo-Embodied的空间感知与行为推理能力，通过剪枝、蒸馏、5值量化（压缩到约2.6bit）等工程手段，转化为能在车端高频、实时、低延迟控车的XLA智驾模型，参数规模也在几个B左右。

目前小米没有公布下一代智驾模型的架构和规模，但按照行业技术路线的演进，下一代很可能落在十几个B的规模上。

所以看到200B这个数字不要过于兴奋。它能在一定程度上说明D100的算力和内存水平，但在智驾模型这件事上，还有很多未知的信息。

四、结语

小米这一代玄戒芯片的设计思路，不再只是做一颗性能更强的手机处理器。

它把大模型、多模态模型和物理AI模型的推理需求，作为芯片架构设计的前置约束，再针对不同终端、不同功耗和不同工作负载，分别设计出O3、O100和D100三种计算形态。

三颗芯片分别解决端侧AI的三个不同瓶颈：

• 通用系统能力、图形与功耗；
• 内存带宽与模型权重读取速度；
• 大容量模型常驻、连续视频处理和实时动作推理。

回到D100，它最终的上车形态尚不清晰。

最直接的方式是作为单独的智驾芯片上车，替代当前的英伟达Thor U。但汽车正在从交通工具向具身智能体的形态演进，大模型上车也是确定的趋势。在这种背景下，D100会不会有一种新的角色？

发布会上的AI Cube也许就是一种新架构的预演。O3作为座舱计算核心，负责图形处理和系统调度；O100解决模型推理的内存带宽瓶颈；D100则是大模型的推理核心，既承担座舱大语言模型的计算，也作为智驾模型的运行平台。三颗芯片协同工作，构成端侧AI的完整计算形态。

不论最终形态如何，小米正在尝试把MiMo作为智能基座，把玄戒作为计算基座，把澎湃OS作为连接与调度基座，最终形成一套从理解人、连接设备，到理解物理世界并执行动作的完整"人-车-家"AI基础设施。