存储的“下一个富矿”，突然不香了？

文 | 半导体产业纵横

过去两年，存储行业的聚光灯一直打在HBM身上——AI大模型训练催生的海量需求，让高带宽内存成了半导体行业最炙手可热的赛道，价格一路攀升，产能供不应求。但进入2026年，另一个技术概念正从行业边缘走向舞台中央：CXL。

那么，什么是CXL，它又如何在巨头林立的存储市场中撕开一道新的口子？

CXL，走到舞台中央

任何技术的规模爆发，首先要有一个足够痛的导火索。CXL 的导火索，便是一张让数据中心“坐不住”的价目表。

来看一组数据：

自去年下半年以来，全球存储芯片价格持续攀升。东方财富Choice数据显示，国际市场上，DDR5所用16Gb DRAM芯片的合约均价由2025年5月的每颗4.8美元，上涨至2026年5月的37.5美元，一年间涨幅达681%。同期，主流DDR5 16GB消费级内存条平均售价从2025年年中约800元，飙升至当前4000元以上，半年内涨幅逾4倍。

服务器领域，256GB DDR5内存模组价格已突破50000元。数据显示，64GB DIMM模组单价自2025年Q3至2026年Q1累计上涨3.5倍，预计到2026年Q3总涨幅将扩大至5倍。

这里笔者要讲的不是“涨价本身”，而是涨价的结构性质。2025 年以来的这轮存储涨价，底层驱动力是 AI 服务器对 DDR5 的虹吸效应——大模型推理需要海量内存来装下庞大的模型参数和 KV Cache，而服务器 CPU 的内存通道数有限，只能靠堆高容量模组来满足。当需求端是几百万台服务器的集体升级，供给端却是三大原厂已经把产能大头切给了 HBM，DDR5 的供需缺口就不是周期性的，而是结构性的。

CXL 正是在这个裂缝中，从“下一代技术”变成了“当前解决方案”。

在了解CXL之前，先来了解一项定义。NUMA（Non-Uniform Memory Access）是一种内存架构设计，适用于多处理器系统。 在 NUMA 系统中，每个 CPU（更准确地说是 NUMA 节点）拥有自己“本地”的内存，访问这部分内存的延迟较低。 而访问其他节点的“远程”内存则需跨 NUMA 总线，延迟和带宽都较差。因为它将内存这个最宝贵的资源，从物理和逻辑上都切割成了一个个孤岛。

CXL(ComputeExpressLink)技术是一种新型的高速互联技术，旨在提供更高的数据吞吐量和更低的延迟，以满足现代计算和存储系统的需求。它最初由英特尔、AMD和其他公司联合推出，并得到了包括谷歌、微软等公司在内的大量支持。这意味着企业无需为每一颗CPU高价满配大容量DDR5本地内存，可通过CXL总线集中部署标准化内存资源池，实现算力节点按需弹性调用内存。

因此，CXL的主战场，是人工智能、高性能计算及数据中心领域。

CXL协议自2019年发布以来经历了多个版本的演进，并且，CXL协议与PCIe版本紧密相关。

CXL 1.0于2019年3月发布，基于PCIe 5.0技术构建。CXL 2.0于2020年11月发布，同样基于PCIe 5.0，并引入了内存池化、交换功能、持久内存和安全特性。CXL 3.0于2022年8月发布，基于PCIe 6.0，单通道带宽提升至64 GT/s，并引入了Fabric（结构）概念、支持多级交换、真正的内存共享和设备对等通信。CXL 3.1于2023年11月发布，在CXL 3.0基础上进行了渐进性更新，增强了结构扩展性和可信执行环境（TEE）支持。CXL 3.2于2024年12月公布，优化了CXL存储设备的监控和管理，并通过可信安全协议（TSP）扩展了安全性。CXL 4.0规范于2025年11月发布，数据速率达到128 GT/s 。

如果说CXL给数据中心带来了改革，这并不为过。

第一点，根据CXL联盟的定义，该标准统一支持三类设备：1、高速缓存类设备，如智能网卡；2、通用计算与加速芯片，涵盖CPU、GPU、DPU、SoC及各类AI/FPGA加速器；3、内存扩展控制器，涵盖DRAM、新型持久内存及NAND闪存，通常用作内存缓冲器以扩展带宽或容量。在现阶段乃至未来2-3年内，CXL最核心、最现实的价值在于以更经济的成本扩展服务器的内存资源，提高数据传输效率。但更深层次的意义，在CXL的演进路线图中可见一斑。

第二点，上文提到，CXL 2.0及后续版本引入了内存池化和共享能力，也就意味着CXL 2.0允许通过交换机将多台服务器的内存资源汇聚成池，并按需动态分配给不同的计算节点。这是该技术从单机走向集群的关键一步。但要实现机架级乃至数据中心级的全局池化，则需等待CXL 3.0及更高版本硬件（支持Fabric多级交换）的大规模商用。

第三点，当前业界正在探索NVDIMM（非易失性双列直插式内存模块） 及基于新型存储介质（如MRAM、ReRAM）的方案，未来或许有希望配合CXL接口将其作为远端持久内存使用。

第四点，随着CXL逐步落地，还有一个更具想象空间的演进方向是其与数据处理单元（IPU/DPU）的深度整合。当前，CPU与DPU协同处理存储、网络任务时，数据需在两者内存间多次拷贝，消耗CPU周期并增加延迟。CXL支持在CPU和DPU之间建立统一的、cache一致性的共享内存域。这意味着DPU可以直接读取CPU内存中的待处理数据，处理后直接写回，消除了显式的数据移动。这一能力将使存储卸载、压缩解压缩、加密解密等任务的效率提升一个量级。

总的来说，CXL不仅仅是一个接口标准，更是一种将内存从 CPU 的“私有财产”转变为数据中心级“公共资源”的哲学转变。

Meta，亮出伤口

在CXL内存系统中，内存扩展控制器（MXC, Memory eXpander Controller）是绝对的核心组件。它是一颗高性能的专用集成电路（ASIC）或系统级芯片（SoC），位于 CXL 内存模组（如 E3.S 或 PCIe AIC 规格）之上。日前，在ISCA 2026国际计算机体系结构大会上，Meta公开了其自研的Vistara定制芯片方案。这是一款专为复用退役服务器DDR4内存而设计的CXL ASIC，通过将旧服务器的DDR4内存条接入新一代DDR5服务器，构建共享内存池，在覆盖数百万台服务器的超大规模基础设施中实现落地。Meta同步发表的论文显示，该方案可使部分AI推理业务所需服务器数量最高减少25%，分布式缓存平均延迟降低29%。

Meta在论文中揭示了一个数据中心普遍存在的资源错配问题：服务器的预期使用寿命通常为3至5年，但服务器级DRAM芯片的物理寿命可达7至10年。这意味着，大量性能依然良好的DDR4内存，会随着整机退役而被闲置甚至报废。

更严峻的是，在Meta自有基础设施中，约40%的服务器——规模达数百万台——由于内存容量限制，无法继续承载新的AI工作负载。与此同时，海量DDR4内存处于闲置状态。在DDR5内存价格飙涨、供应紧张的背景下，这种“旧内存闲着、新内存买不起”的困境，对每年资本支出高达数百亿美元的超大规模互联网公司而言，是巨大的资源浪费。

此外，谷歌等云厂商也已在数据中心开始部署CXL，并着手安装控制器以管理CPU与大型外部内存池之间的数据流量。英伟达则计划在今年晚些时候推出的Vera CPU中支持CXL 3.1标准，此举被业内视为迄今规模最大的CXL实战检验。

因此，CXL的被“重用”，正当其时。

CXL，时代到来

目前，能够提供成熟商用产品的厂商屈指可数，主要分为两类：一类是独立的互连芯片设计公司，另一类是试图垂直整合的存储原厂。

互连芯片设计公司方面，澜起科技凭借在 DDR4/5 缓冲芯片上的深厚积累，延伸到了 CXL 内存控制器领域，并确立了先发优势。其于2022年5月发布了首款支持CXL 2.0标准的CXL MXC芯片。2024年，完成其第一代CXL MXC芯片量产版本的研发。 2025年1月，该芯片成功通过了CXL 2.0合规性测试，被列入CXL联盟公布的首批CXL 2.0合规供应商清单，同期入选的内存厂商三星电子和SK海力士，其受测产品均采用了澜起科技的MXC芯片。2025年9月，该公司发布了基于CXL 3.1标准设计的新一代MXC芯片M88MX6852，并开始向主要客户送样测试。此外，接口IP龙头企业Microchip、 Marvell、 Rambus也是该领域的主要竞争者。

早在2022年8月，Microchip宣布扩大旗下串行连接存储控制器产品阵容，推出基于CXL的新型SMC 2000系列智能存储控制器 。Marvell的CXL 战略更像是“买买买”。2022年，Marvell宣布以全现金交易方式收购Tanzanite，以增强云优化的CXL产品组合。 今年1月Marvell宣布已达成最终协议，将以约5.4亿美元收购先进PCIe和CXL交换芯片供应商XConn Technologies。Rambus也推出了自有的 CXL 3.1 控制器芯片，但其更大的业务仍在 IP 授权。

存储原厂方面，主要通过采购CXL控制器并搭载于内存模组，再交付给客户。此前消息称，三星将其 CXL DRAM 模组命名为 CMM-D，并计划最早在2026年第四季度启动CXL 3.1标准内存产品的量产工作。SK海力士则在2025年完成CXL 2.0标准产品的客户认证，并展出面向AI服务器的CMM-DDR5 CXL内存模组。美光早在2023年便推出了基于CXL 2.0标准的CZ120内存扩展模块。

然而，到了2026年7月，形势发生关键转折。据韩国媒体报道，三星电子、SK海力士和美光科技均已缩减或放弃了CXL控制器的自研商业化计划。其中，美光已关闭自研部门并采用PrimeMass的方案；SK海力士终止了自研项目，团队转向PIM（存内计算）领域；三星则将自研控制器从商业化路线图中移除，仅保留前沿研发。

三大厂商集体转向的根本原因，或许是担心自研的高端CXL控制器会与自家核心利润来源——通用DRAM模组产生“自我侵蚀”。同时，数据中心客户也更倾向于采用“分立式”结构，即分别采购第三方控制器和通用DRAM进行组合，以降低成本。

值得注意的是，存储原厂并未放弃CXL技术本身，而是放弃了自研控制器的商业化计划，转而向外采购专业芯片设计公司的产品。这一战略转向，反而强化了澜起科技等独立芯片设计公司的市场地位。

行业分析认为，2026年是CXL规模化部署的起点，预计到2027年将进入CXL规模商用的元年。随着支持CXL 3.0的服务器CPU平台量产，更先进的内存池化方案将逐步落地，未来几年CXL在数据中心的渗透率有望快速提升。