Science | 北大研制全球首款基于可控存内计算的忆阻器神经动力学芯片

　　新智元报道

　　【新智元导读】近日，新基石研究员、北京大学集成电路学院教授、深圳研究生院信息工程学院院长杨玉超团队，联合中国科学院上海微系统与信息技术研究所宋志棠研究员团队等，在国际顶级学术期刊《科学》发表最新成果，在新型神经动力学计算芯片领域取得重大突破。

　　神经动力学系统将神经网络的表达能力与微分方程的连续演化机制相结合，在物理世界建模、计算成像等领域具有广泛用途。

　　自神经动力学系统诞生半个世纪以来，如何在保持高精度连续建模能力的同时实现低延迟实时计算，始终是制约该类系统走向实际应用的核心瓶颈。

　　针对这一问题，北京大学团队提出了基于相变型忆阻器的「可控存内计算」新范式，通过调控相变存储器电导漂移与多级电导特性，构建出精准可控的原位存内计算机制，系统性地融合器件物理特性与神经动力学算法，实现了自适应积分步长的原位搜索以及多级电导的存内乘累加计算芯片设计。

　　论文链接：https://doi.org/10.1126/science.aee6277

　　该方案显著减少了传统数字硬件中频繁的读写、乘法运算、缓存访问与数据搬运等高开销操作，兼具高精度与实时性，为后摩尔时代计算芯片提供了一种全新范式。

　　研究团队成功研制出全球首个基于相变忆阻器的毫秒级神经动力学系统芯片，突破了相变型忆阻器长期面临的「可控存内计算」国际难题，首次将神经动力学系统的单步运算时延压缩至2.12毫秒。

　　相关实验结果表明，在执行相同神经动力学运算时，该系统较当前最先进的专用加速器（ASIC）实现3.82~36.27倍速度提升以及11.75~24.73倍功耗降低；在脑皮层表面重建等高保真脑建模任务中，较NVIDIA A100 GPU提速达50.38~478.18倍。

　　这一成果标志着在神经动力学系统实时计算方面取得关键突破，它不仅将原本需要离线运行的复杂建模方法推向毫秒级实时在线操作，也为下一代脑机接口、脑数字孪生、神经导航和神经退行性疾病智能诊疗提供了全新的硬件底座。

　　图1 基于相变型忆阻器的毫秒级神经动力学系统

　　基于相变器件两种电导可控特性，采用40纳米工艺制造神经动力学芯片，存内计算与步长漂移阵列总面积仅0.28平方毫米，并配备编程脉冲生成电路、模数转换器等外围电路。芯片运行频率为50 MHz，单步积分仅需9级流水，最终实现2.12毫秒的神经动力学单次迭代计算时延，首次将神经动力学硬件系统运行时间推进到毫秒级时代。

　　图2 基于相变型忆阻器的神经动力学芯片性能

　　值得注意的是，研究团队将该芯片用于大脑白质与脑灰质皮层表面的实时重建以及三维流形网格生成。

　　结果表明，该系统能够生成平滑、闭合、拓扑一致的脑皮层表面，准确刻画复杂皮层褶皱结构，并有效抑制传统神经网络方法中常见的自相交（Self Intersection）和非流形伪影。

　　重建结果在对称表面平均距离（Average Symmetric Surface Distance）和豪斯多夫距离（Hausdorff Distance）等指标上均显示出优势，满足高保真脑结构建模要求。

　　图3 实时大脑皮层表面重建以及三维流形网格生成

　　这一突破对于脑机接口具有重要启示。未来脑机接口不仅需要读取神经信号，更需要实时理解大脑状态、预测神经动力学演化，并根据反馈进行闭环调控。

　　高保真脑建模能够以毫秒级速度运行，有望为脑机接口提供个体化、动态化、可解释的脑状态模型，使脑机系统从简单信号识别走向实时脑状态建模与智能交互。

　　论文的共同通讯作者北京大学朱毅鑫研究员，北京大学陶耀宇副研究员，第一作者北京大学博士后蔡磊(现任职于北京化工大学讲师)，中国科学院上海微系统与信息技术研究所解晨晨研究员，北京大学博士后闫龙皞。

　　《科学》杂志同期针对该工作发表专题观点评述文章（Perspective），高度评价该工作「代表了一种物理驱动计算的理念转变」。

　　相关工作入选「面向2030北京大学重大培育项目」。该研究得到新基石研究员项目、国家重点研发计划、国家自然科学基金、广东省存算一体芯片重点实验室、深圳市重点产业研发计划等支持。

　　参考资料：

　　https://doi.org/10.1126/science.aee6277

　　编辑：LRST