铠侠/闪迪332层1Tb TLC开始送样，等效产能提升59%；传苹果iPhone产品线大调整；美光公布16项战略客户协议之一

【每日热点速读】

1、铠侠332层1Tb TLC开始送样，位密度提升59%

2、传苹果iPhone产品线大调整：上调折叠iPhone产能、标准版延后发布

3、美光与通用汽车签署长期存储芯片供应协议

4、内存集成封装！AMD新一代SoC：性能飙升13%，主板面积减60%

1

铠侠/闪迪 332层1Tb TLC开始送样，位密度提升59%

铠侠/闪迪共同宣布，基于第10代BiCS FLASH™ 3D闪存技术的1Tb TLC已开始送样。该产品将主要应用于企业及数据中心SSD，旨在满足AI时代对存储设备高性能、大容量及低功耗的需求。新品将在日本岩手县北上工厂Fab2利用现有先进设备制造。

第10代BiCS FLASH™延续了CMOS直接键合阵列（CBA）与间距选择栅漏极（OPS）技术，实现了显著的性能提升：

速度：NAND接口速率达4.8 Gb/s，较第8代提升33%。

密度：通过332层堆叠及横向密度优化，存储密度超过29Gb/mm² ，位密度提升59%。

能效：写入与读取功耗效率分别改善18%和30%，有助于降低数据中心运营能耗。

在业界部分竞争对手追求400层以上超高堆叠层数的背景下，铠侠/闪迪选择了332层堆叠的技术路径。据测算，该设计展现出以下特点：

成本：每GB成本比400层以上方案低约10%。

能效：功耗效率优化约10%。

可靠性：单元可靠性高出约35%，为企业级应用提供稳定性保障。

这一策略表明，铠侠/闪迪 在技术演进中注重在实际应用场景中实现性能、成本与可靠性的平衡。

铠侠目前同步推进两条产品线以满足多元市场需求：

第9代方案：以较低投资成本提供高性能表现。

第10代技术：凭借先进层堆叠技术，主打大容量与高性能。

2

传苹果iPhone产品线大调整：上调折叠iPhone产能、标准版延后发布

据知情人士透露，苹果计划在2026年下半年至2027年上半年期间密集推出至少5款iPhone新机，其中包括备受瞩目的首款折叠屏iPhone。为应对这一计划，苹果已通知供应链，将2026年折叠屏iPhone的产量预估从此前的700万至800万部上调至约1000万部。

消息称，在产品发布节奏上，苹果将打破以往9月全系齐发的惯例。今年秋季发布会将聚焦高端市场，仅推出iPhone 18 Pro、Pro Max以及首款折叠屏iPhone，相关机型的备料规模已达8000万部。而标准版iPhone 18及轻薄款iPhone Air则被推迟至2027年上半年发布。此外，苹果也在评估于2027年春季推出廉价iPhone的可行性，但具体生产计划尚未最终敲定。

通过这种分阶段、覆盖多价格带的密集发布策略，苹果希望进一步巩固市场地位，并从竞争对手手中争夺更多手机市场份额。

供应链方面，有消息称，苹果正与长鑫存储和长江存储就存储芯片供应事宜进行谈判。若合作达成，苹果或优先考虑将这两家国产厂商的存储器应用于在中国市场销售的特定产品中。

3

美光与通用汽车签署长期存储芯片供应协议

美光科技与通用汽车宣布签署一项战略客户协议（SCA），旨在为通用汽车的大规模车辆生产提供长期、可靠的存储器与存储平台供应。双方表示，此举旨在加强半导体与汽车供应链的韧性，并支持美国本土的制造业创新。

该协议是美光在2026财年第三季度财报电话会议上披露的16项战略客户协议之一。

根据协议，通用汽车将获得美光生产的LPDRAM、NOR和UFS NAND等存储产品。除产品供应外，双方还将围绕下一代汽车架构开展深度技术合作，涵盖未来产品的定义、系统级优化以及先进存储技术的车规认证，以满足汽车智能化和AI化趋势对高性能存储的需求。

该协议的产能保障部分依托于美光在美国本土的制造投资。美光近期斥资20亿美元对其位于弗吉尼亚州马纳萨斯的DRAM制造工厂进行了现代化改造，该工厂已于今年早些时候投产，将为汽车客户提供长期的产能保障与供应可预测性。

随着高级驾驶辅助系统（ADAS）和AI座舱体验的普及，内存和存储已成为现代汽车的关键组件。美光表示，此类战略客户协议是其应对全球半导体需求增长、降低供应链波动性的整体战略之一。

4

内存集成封装！AMD新一代SoC：性能飙升13%，主板面积减60%

AMD近日推出第二代 AMD Versal Premium 自适应系统级芯片（SoC），该芯片将最高 32GB 的 LPDDR5X 内存集成于单一封装中，从而确保了传输带宽并缩小了系统主板的面积。

此次 AMD 推出的新产品，其特点是将内存集成在封装内部，相比板载 LPDDR5X 方案，性能最高提升 13%，主板面积最高缩减 60%。这使得该芯片能够应对物理人工智能（AI）、网络通信、航空航天及国防工业等领域加速系统架构的需求，满足其在有限空间和功耗预算内处理海量数据的要求。该器件内部以硬件 IP 的形式集成了 64Gb/s 速率的 CXL（Compute Express Link）3.1 和 PCIe（PCI Express）6.0 接口。

该产品专为在 -40°C 至 110°C 的工业级环境中运行而设计，支持超过 15 年的产品生命周期。据介绍，此举旨在高带宽内存（HBM）世代交替的周期中保障产品的可用性，从而化解因内存停产或供应受限带来的重新设计风险。在安全性方面，该芯片搭载了在链路层保护数据的 PCIe 完整性与数据加密（IDE）功能、不占用可编程逻辑资源的 DDR 内存加密功能，以及基于硬件的 400G 高速加密引擎。