北京
周三，ISCA 2026会场，一群来自Google、Meta的计算架构研究者中间，站着一个来自中国车企的演讲者。他展示的是一颗已经跑在量产车上的芯片。台下有人低声问旁边：“他们不是在造车吗？”
这份困惑，李想四年前就有预料。2021年理想开始论证自研芯片可行性时，外界反应差不多。2022年项目正式立项，团队从第一天就定下规矩：不碰改良路线，不做克隆方案。“从第一性原理出发”成为一个200人专项团队四年工作的起点。
他们的成果叫马赫M100。这颗芯片在ISCA 2026上以《面向通用AI计算的编排式数据流架构》为题亮相。ISCA与MICRO、HPCA、ASPLOS并称全球计算体系结构四大顶会。自2020年设立工业分区以来，没有一家中国车企站上过这个讲台。
马赫M100的核心参数：5nm车规工艺，单芯片算力1280TOPS，算力利用率做到82%。内存侧搭载8通道LPDDR5X，峰值带宽273GB/s。CPU配备24核ARM Cortex-A78AE处理器集群。这些数字背后是一套完全不同于传统GPU的架构逻辑。
传统GPGPU靠指令驱动。计算单元要的数据，得先从全局内存搬过来，算完再搬回去。模型规模越大，搬运瓶颈越突出。李想此前解释过：数据流架构把逻辑颠倒过来，让数据驱动计算，计算单元之间直接传输数据，搬运环节被大幅压缩。这意味着更高的有效算力，而且架构完全可编程，不是把算法焊死在ASIC里。
架构重构围绕五项原则展开：数据流执行模型、无Cache内存层次、张量粒度ISA、软硬件复杂度均衡、分层Tile互联。安全冗余设计采用双SoC、双MCU、双供电架构，满足ASIL-D最高功能安全等级，任意单点故障不影响系统运行。
理想在ISCA现场传递的信号很明确：这不是一份前瞻报告。马赫M100已经随全新理想L9和L8量产上路。从架构设计到整车前装交付，全链路自主完成。这条路径，李想和他的团队走了四年。四年前开始论证，三年前正式立项，如今芯片跑在车上，论文登上顶会。
回看那个会场里的疑问，答案或许藏在他们的一开始的选择里。当大部分车企在采购和适配之间做选择时，有人决定从头定义AI进入物理世界的方式。不过李想本人的表述更务实：这颗芯片的诞生，是一个正常的研发周期走完了全程。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
