上海
英伟达下一代旗舰AI芯片Rubin Ultra的原始设计，据称因封装制造难题被迫大幅缩水。
6月30日，芯片行业研究机构SemiAnalysis在X平台发帖，称英伟达原版4芯片Rubin Ultra在GTC 2026发布约三个月后即遭取消，新版“Rubin Ultra”尺寸规模缩减至原来的一半，实际性能也随之减半。
SemiAnalysis将此事置于更大背景下：英伟达市场份额正受到亚马逊Trainium、谷歌TPU及AMD芯片的侵蚀。该机构直言，“制造执行层面的问题只会让更多市场份额流失。”
此帖迅速引发争议——支持者认为这是英伟达执行力下滑的信号，质疑者则指该消息早在三个月前已是公开信息，并认为SemiAnalysis立场偏颇。
原版设计有多激进？
要理解这次“缩水”，先看原版设计的野心。
据TechPowerUp此前3月31日报道，标准版Rubin GPU采用2颗计算芯片+8个HBM4内存模块的封装方案，而原版Rubin Ultra计划将其翻倍——4颗计算芯片+16个HBM4E内存模块，全部集成在单一封装内，预计2027年推出。
这相当于把两块完整的Rubin芯片"拼"进一个封装，对封装技术的要求极高。
台积电为此采用CoWoS-L封装工艺。但据Global Semi Research，在4芯片（2+2排列）的配置下，封装基板出现翘曲问题——基板向多个方向弯曲，导致计算芯片无法与基板完全接触。接触不良意味着信号传输失效，芯片根本无法正常工作。
台积电的备选方案尚未就绪
面对CoWoS-L的翘曲难题，台积电正在探索一种名为CoPoS（Chip-on-Panel-on-Substrate，面板上芯片基板封装）的新方案。
CoPoS的核心思路是用大尺寸方形/矩形面板替代约300毫米的硅中介层。早期规格约为310×310毫米，后续版本可扩展至515×510毫米乃至750×620毫米。更大的面板意味着可以容纳更多芯片和HBM内存，同时减少边缘浪费。
但问题在于时间。据TechPowerUp报道，台积电原计划最早2026年建立CoPoS试验线，量产目标在2028年底至2029年上半年。这与Rubin Ultra原定的2027年发布时间表存在明显错位。CoPoS能否赶上2027年的节点，目前仍不确定。
SemiAnalysis：CUDA护城河正在被侵蚀
SemiAnalysis在帖子中进一步指出，竞争对手的崛起速度超出预期。
"Claude Code这一最成功的AI智能体，其推理工作有相当大一部分运行在Trainium上，而Claude的训练则在TPU上完成，"SemiAnalysis写道，"就在一年前，TPU和Trainium能增长得如此之快，同时CUDA护城河被缓慢侵蚀，这还是难以想象的事。"
这一表述直指英伟达的核心竞争壁垒。CUDA生态系统长期被视为英伟达最难被复制的优势，但SemiAnalysis认为这一优势正在松动。
SemiAnalysis还提示，此次变动对HBM内存市场及英伟达未来机架产品均有系统性影响，并指向其最新加速器模型报告以获取更多细节。
质疑声：旧闻还是新料？
这条帖子在X上引发了明显的两极反应。
质疑方认为，这不过是翻炒旧闻。多位网友表示，“这是三个月前的旧闻。”“Jukan三月份就分享了这个信息，4芯片版本被取消是众所周知的事。”
有网友直接批评：“SemiAnalysis又发了一篇反英伟达的文章，这次是关于4芯片取消的误导性报道（芯片数量其实没变）。更有意思的是——SA的全部公信力建立在供应商中立的立场上，而不是充当AMD和ASIC的代言人。”
还有网友称，“SemiAnalysis显然已做空英伟达，很可能是在模仿Leopold的对冲仓位。”
支持方则认为此事值得关注。“英伟达正在自身的傲慢中崩塌。”
英伟达方面未就上述报道发表评论。网友称，“英伟达一如既往地对这些不停歇的FUD传言保持沉默。”
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
