IBM推进亚1纳米NanoStack芯片设计，AI算力效率迎来重大突破

IBM近日宣布开发出全球首款亚1纳米半导体技术。这项全新的晶体管架构旨在随着AI工作负载对算力与能效需求的持续攀升，推动芯片制程进一步演进。

据IBM介绍，这款研究原型器件采用三维"NanoStack"架构，在一块指甲盖大小的芯片上集成了近1000亿个晶体管。该设计与此前的2纳米技术相比，性能最高可提升50%，或能耗最高可降低70%。

此次发布的核心价值在于架构创新，而非单纯的制程节点数字。

超越纳米片的新突破

IBM研究人员表示，NanoStack通过顺序三维集成方式对晶体管结构进行垂直堆叠，突破了当前纳米片晶体管设计的局限。这一方案在提升晶体管密度的同时，还支持在各堆叠层中使用不同的材料组合。

IBM研究院硅技术研究与开发副总裁Huiming Bu在媒体发布会上表示："NanoStack并非单一创新，它实际上是一个器件平台，有望支撑晶体管制程再演进十年。"

对于数据中心运营商而言，其吸引力显而易见：在相同功耗预算下获得更强算力。随着AI集群将设施功耗推向数百兆瓦量级，能够提升每瓦性能的半导体进步，其价值不亚于处理器性能的直接提升，这将帮助运营商在不同步扩充供电与冷却基础设施的前提下扩展算力容量。

IBM表示，在VLSI 2026大会上发表的最新研究显示，该架构实现了约40%的SRAM制程缩放——这是十余年来业界首次出现的此类存储密度提升。IBM研究人员在发布会上指出，更高的SRAM密度可支持更大的缓存及其他高速存储结构，这些结构正是AI加速器与高性能计算系统的核心组成部分。

这项研究还与另一重大半导体趋势产生交集，即背面供电技术。背面供电架构将电源分配迁移至晶圆背面，将供电与信号传输通道分离，从而释放信号路径的布线资源，并有助于解决高密度设计中日益突出的供电挑战。

HyperFrame Research驻场分析师Stephen Sopko表示，英特尔PowerVia和台积电Super Power Rail等技术，反映出业界正将供电传输视为日益重要的制程挑战。随着器件密度持续提升，堆叠晶体管架构可能进一步凸显上述方案的重要性。

从研究到量产

尽管IBM已不再自行制造顶尖处理器，但其半导体研究仍持续影响着整个行业。

Moor Insights & Strategy数据中心技术副总裁兼首席分析师Matt Kimball在接受《Data Center Knowledge》采访时表示："IBM与英特尔、三星或台积电等制造商有所不同。IBM能够开展出色的研究并取得惊人突破，但通常需要英特尔等公司通过工艺技术开发与制造将这些研究成果转化为现实。"

今年3月，IBM与泛林集团宣布达成一项为期五年的合作协议，共同开发面向亚1纳米逻辑制程的材料、工艺技术及High-NA EUV技术，涵盖纳米片、NanoStack与背面供电技术。

Kimball表示，对于数据中心运营商而言，真正的意义不在于制程节点的命名，而在于潜在的效率提升空间。

"五年前我会毫不犹豫地说'当然'，坦率地讲，今天我同样这么说，"当被问及超大规模云厂商和数据中心运营商是否应关注这项技术时，Kimball如此回应，"1纳米这一突破之所以意义重大，正是因为其在功耗与性能上的双重提升。"

IBM研究人员表示，NanoStack架构有望通过晶体管效率提升和SRAM密度增加，共同支持更大规模AI加速器的开发。

IBM研究总监兼IBM院士Jay Gambetta在发布会上表示："许多AI芯片正在通过增加SRAM来实现性能扩展。"

Bu表示："每个人都想要更高性能，但没有人愿意为此承担更高的电费。这项创新将在降低功耗的同时提升性能。"

Kimball则指出了一个现实制约："半导体领域的五年时间，对于英伟达、英特尔、AMD等企业而言，已可能意味着多达五个设计周期。"

Sopko也提醒道，从研究演示走向量产仍面临重大挑战。半导体行业目前仍在推进第一代全环绕栅极纳米片技术的量产爬坡，而顺序三维晶体管堆叠在热管理、对准精度、层间隔离及互连制程等方面引入了更多额外挑战。

跳出节点数字的营销迷思

业界已逐渐摒弃以纳米数字直接衡量晶体管物理尺寸的惯例。如今的制程节点命名，更多是对预期性能、能效及晶体管密度的概括性表达，而非对某一具体物理特征尺寸的精确描述。

"评估制程缩减时，应聚焦性能与功耗，同时更多关注晶体管密度，这才能真实反映技术的先进程度，"Kimball说道。

尽管节点命名仍是行业通用的简便表达方式，但代际之间的物理差异往往远不及数字标签所呈现的那般显著。

"使用2纳米、1纳米这类术语，确实是我们理解一代制程性能的最直观方式，"Kimball表示，"但纠结于1.1纳米与0.9纳米、或0.9纳米与0.7纳米之间的差异，实际上几乎没有实质意义。"

当《Data Center Knowledge》询问NanoStack是否会在未来十年内对数据中心运营商产生影响时，IBM高管表示，预计该技术将在业界成为主流半导体技术。

"在未来十年内，这项技术将成为我们发明并推动行业转型的又一主流技术，"Bu如此表示。

Q&A

Q1：IBM的NanoStack架构和现有的纳米片晶体管技术有什么区别？

A：NanoStack通过顺序三维集成方式对晶体管结构进行垂直堆叠，突破了传统纳米片晶体管的平面局限。这种方式不仅能提升晶体管密度，还支持在各堆叠层中使用不同材料组合。IBM将其定义为一个"器件平台"，而非单一创新，预计可支持晶体管制程再演进十年。相比IBM此前的2纳米技术，NanoStack可带来最高50%的性能提升或最高70%的能耗降低。

Q2：NanoStack技术对数据中心和AI芯片有什么实际意义？

A：NanoStack的核心价值在于在相同功耗预算下提供更强算力。随着AI集群将设施功耗推向数百兆瓦量级，每瓦性能的提升至关重要。该架构还实现了约40%的SRAM制程缩放，可支持更大缓存和高速存储结构，直接惠及AI加速器和高性能计算系统。IBM预计这将帮助数据中心在不大幅扩充供电与冷却基础设施的前提下扩展算力容量。

Q3：IBM的NanoStack技术什么时候能真正量产应用？

A：目前NanoStack仍处于研究阶段，距离量产还面临较大挑战，包括热管理、对准精度、层间隔离及互连制程等难题。2025年3月，IBM与泛林集团宣布了一项为期五年的合作，共同推进亚1纳米制程技术的落地。分析人士指出，半导体领域五年可能对应英伟达等企业的多个设计周期。IBM高管预计，在未来十年内NanoStack将成为业界主流半导体技术。