北京
IBM 最新的 0.7 纳米芯片采用 3D 纳米堆叠设计，有望实现更高性能与更高能效。
IBM 发布了其宣称的全球首个亚 1 纳米半导体技术，推出一款 0.7 纳米芯片。该芯片基于一种全新的三维晶体管架构，旨在突破当前芯片微缩的极限。
该公司表示，这款芯片在约指甲盖大小的器件上集成了近 1000 亿个晶体管，晶体管密度几乎是 IBM 在 2021 年公布的 2 纳米芯片的两倍。
IBM 称，与 2 纳米节点芯片相比，这项新技术可带来最高 50% 的性能提升，或 70% 的能效改进，有望惠及人工智能系统、云基础设施及未来的消费电子产品。
这一突破正值半导体行业在利用传统设计缩小晶体管尺寸方面面临越来越大挑战之际。IBM 表示，新架构为在芯片特征尺寸逼近原子尺度时仍能继续微缩提供了一条路径。
超越传统微缩
此次进展的核心是一种名为“纳米堆叠”（nanostack）的新型晶体管设计，IBM 称其为业界已知的首个三维纳米片架构。
与传统晶体管布局不同，纳米堆叠将晶体管垂直堆叠并错落排列，从而能在相同面积内集成更多组件。该设计还允许在不同层中使用不同材料，帮助工程师独立优化性能和功耗。
“IBM 最新的芯片突破标志着计算领域的一个里程碑，将技术从纳米时代推向原子尺度。凭借新的纳米堆叠架构，我们不仅是在制造更小的晶体管，更是在重新发明芯片的构建方式，以带来大幅提升的性能与能效，”IBM 研究院院长、IBM 院士 Jay Gambetta 表示。
IBM 表示，研究人员通过 CMOS 集成中的超薄介电键合、双沟道工程演示以及功能正常的 CMOS 反相器操作，对这一架构进行了实验验证。这些测试证实，该结构可以实际制造并执行计算功能。
该技术在内存缩放方面也展现出改进。IBM 研究人员报告称，SRAM 单元尺寸缩小了 40%，这有助于芯片制造商构建更密集、更高效的处理器，同时满足 AI 工作负载日益增长的内存需求。
路线图延伸十年
IBM 认为，纳米堆叠设计至少可在未来十年内支撑半导体微缩。
该公司指出，晶体管节点名称如今已不再代表确切的物理尺寸，而是代际制造的标识。尽管如此，IBM 的 0.7 纳米（即 7 埃）技术表明，在 1 纳米阈值以下进一步实现小型化仍然可能。
这项研究在 IBM 位于纽约州奥尔巴尼的半导体研究机构内进行。该机构预计将安装一套来自 ASML 的高数值孔径极紫外（High NA EUV）光刻系统，该工具被视为未来芯片制造的关键设备。
IBM 表示，一直在与泛林半导体（Lam Research）、东京电子（Tokyo Electron）及 SCREEN 半导体解决方案公司合作开发高数值孔径 EUV 工艺，并已利用该技术制造出可正常工作的器件。
公司预计，基于纳米堆叠的芯片最早可能在未来五年内投入商用。
最新成果已在 2026 年 VLSI 研讨会上公布。
如果朋友们喜欢，敬请关注“知新了了”！
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
