北京
指甲盖大小的芯片上，集成近1000亿个晶体管。IBM周三拿出了全球首款亚1纳米芯片技术，晶体管架构直接干到了0.7纳米——也就是7埃节点。盘前股价的反应很直接，直线拉升近7%。
半导体行业正撞上传统芯片缩放的物理极限，功耗、散热、漏电问题卡住了所有人的脖子。从手机到家电、通信设备、交通系统乃至关键基础设施，芯片卡在纳米的门槛上太久了。而这次IBM跳过了行业里那些“挤牙膏式”的微缩，一步跨进原子尺度。
核心突破来自一个叫NanoStack的全新晶体管架构。这是业界首个已知的三维纳米片晶体管设计，在IBM此前发明的纳米片架构基础上继续往前推。传统芯片的做法是平面排列晶体管，NanoStack的思路完全不同：把晶体管纵向堆叠并错位排列，通过三维顺序集成技术，在相同面积里塞进了更多的晶体管。每个堆叠层还可以采用不同材料，让各层晶体管的性能和能效独立优化。换句话说，不同的层可以针对不同的任务进行定制。
实际效果让行业看到了继续微缩的可能性。与IBM在2021年发布的2纳米芯片相比，NanoStack晶体管密度翻了近一倍。性能预计最高可提升50%，或者选择能效路线，把能效拉高70%。这两个数据为生成式AI、云基础设施和下一代电子设备提供了明确的方向：要么算得更快，要么省电更多。
更值得关注的一个数字是，研究人员在VLSI 2026上公布，NanoStack可以让SRAM缩小40%。芯片设计人员由此获得了更大的腾挪空间，既可以把芯片做得更高效，也能满足先进AI工作负载对高带宽数据传输的需求。对于正在疯狂吞噬算力的大模型训练和推理场景来说，内存带宽的提升和面积的缩小意味着实打实的成本下降。
IBM已经通过多项实验验证了NanoStack的可行性，并非停留在论文里的漂亮模型。实验涵盖了CMOS集成中的超薄介电层键合、双沟道工程，以及符合预期开关性能的CMOS反相器。实际器件能够制造并完成计算任务，这让NanoStack从理论走到了工程实现的门槛上。
IBM研究院院长兼IBM院士杰伊·甘贝塔的评价很直白：“IBM最新取得的芯片突破是计算领域的重要里程碑，推动技术跨越纳米时代，进入原子尺度。NanoStack不只是把晶体管做得更小，而是从根本上重新设计芯片结构，从而大幅提高算力和能效。”
逻辑芯片工艺首次有望进入1纳米以下节点，芯片微缩从此由纳米级迈向埃米级，内部结构尺寸逐渐接近单个原子。虽然当前的工艺节点更多代表技术世代，不再精确对应物理尺寸，但IBM的0.7纳米工艺——也称7埃工艺——仍然清楚地展示出芯片继续微缩的现实路径。IBM预计，NanoStack至少可以支撑未来十年的半导体工艺发展。
量产时间表也有了初步轮廓。IBM预计NanoStack最早将在亚1纳米工艺节点投入应用，并有望在未来5年内进入生产阶段。
在另一个维度上，IBM近期宣布计划成立Anderon。Anderon将作为IBM旗下独立公司运营，定位为全球首家专门从事量子晶圆制造的代工厂。它将结合IBM在量子计算和半导体领域的技术积累，帮助美国获得生产全球大部分量子晶圆的能力。从NanoStack到Anderon，IBM正在同时押注经典的硅基芯片和下一代量子计算的基础设施。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
