北京
泰瑞达的UltraFLEXplus平台搭配东京电子的探针技术，为先进2.5D/3D封装产品提供高效的已知合格芯片筛选解决方案。
泰瑞达（NASDAQ:TER）近日宣布，联合东京电子（TELTM）推出集成测试单元解决方案，用于支持AI和数据中心应用的已知合格芯片（KGD）筛选工作。该解决方案将泰瑞达的UltraFLEXplus平台与TEL的Prexa™单芯片探针台（SDP）相结合，为无晶圆厂设计公司、晶圆代工厂和半导体封测外包（OSAT）公司提供了适配量产环境的高质量芯片筛选方案，覆盖先进封装流程中的多个测试点。
AI和数据中心芯片越来越多地采用芯粒架构设计，将多个裸片集成到单个2.5D或3D封装内。在此类高价值封装产品中，单个缺陷裸片就会导致整个封装报废。因此，引入KGD筛选工序，对于保障最终良率、提升产品质量和尽可能提高产能至关重要。
泰瑞达与TEL联合打造的这套解决方案提供了一种经过验证的测试单元，旨在降低大规模量产阶段的集成风险。在测试单元内部，泰瑞达的UltraFLEXplus测试设备与TEL的Prexa SDP协同工作，可稳定待测芯片温度，同时应对先进AI芯片普遍存在的高功耗特性。
该解决方案基于开放的生态系统架构打造，客户可以灵活选用各类配套探针卡、机械台和接口技术，也可根据需求集成其他探针台或测试设备。
泰瑞达半导体测试事业部总裁Shannon Poulin表示：“AI芯片技术创新迭代速度空前，我们的客户亟需在先进封装各环节实现可靠筛选。TEL先进的Prexa SDP与泰瑞达的UltraFLEXplus相结合，为客户提供了一种适配量产环境的解决方案。其热控精度、功率密度和数字性能，可满足当下AI和数据中心芯片的测试要求，广泛覆盖单颗芯片的测试场景。”
这款由泰瑞达与TEL联合研发的商用解决方案，标志着在满足AI和数据中心芯片的严苛制造要求方面取得了重要进展。泰瑞达的UltraFLEXplus平台与TEL先进的Prexa SDP探针台强强联合，为客户提供了一种稳健、适配量产环境的KGD筛选解决方案，确保先进2.5D和3D封装实现下一代AI和数据中心架构所需的可靠性与性能。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
